標(biāo)準(zhǔn)接口的基本技術(shù)知識(shí)

　　DDR2 SRAM具有差分時(shí)鐘輸入，可降低時(shí)鐘輸入占空比變化時(shí)的影響。此外，DDR2 SRAM 還支持?jǐn)?shù)據(jù)掩碼信號(hào)，可在各個(gè)寫入周期中為數(shù)據(jù)位添加掩碼。

　　移動(dòng) DDR （MDDR） 也稱低功耗雙倍數(shù)據(jù)傳輸速率存儲(chǔ)器 （LPDDR），因?yàn)槠涔ぷ麟妷簽?1.8 V,而傳統(tǒng)存儲(chǔ)器工作電壓為 2.5 V 或 3.3 V,通常用于便攜式電子產(chǎn)品。此外，移動(dòng) DDR 存儲(chǔ)器還支持傳統(tǒng) DDR2 存儲(chǔ)器不具備的低功耗狀態(tài)。與所有 DDR 存儲(chǔ)器一樣，雙倍數(shù)據(jù)傳輸速率是通過器件時(shí)鐘上下沿同時(shí)傳輸數(shù)據(jù)實(shí)現(xiàn)的。

　　uPP

　　由于片上外設(shè)的數(shù)量受成本或其它限制條件的約束，系統(tǒng)設(shè)計(jì)人員往往想找出數(shù)據(jù)片上與片外傳輸?shù)男路椒?。一種策略是利用未使用視頻端口的資源，實(shí)際上是利用它來高速發(fā)送和接收非視頻數(shù)據(jù)。這種方法的缺點(diǎn)之一就是數(shù)據(jù)必須被格式化成視頻幀，這在工作中需要部分處理器 MIPS的支持，而在設(shè)計(jì)周期中則需要寶貴的編程時(shí)間。

　　其它的方法存在類似的困難，而且大多數(shù)標(biāo)準(zhǔn)片上數(shù)據(jù)接口是串行端口，不能執(zhí)行高速數(shù)據(jù)傳輸。

　　最終許多系統(tǒng)設(shè)計(jì)人員認(rèn)識(shí)到將某種不符合特定接口標(biāo)準(zhǔn)，但能夠以多種方式配置的高靈活高速外設(shè)專門用于數(shù)據(jù)傳輸會(huì)帶來顯著的優(yōu)勢。如果系統(tǒng)處理器必須與高速 DAC、ADC、DSP 乃至 FPGA 連接，實(shí)現(xiàn) 250MB/秒的高速數(shù)據(jù)傳輸，則這種思路就非常有價(jià)值了。

　　這種外設(shè)的基本架構(gòu)很容易描述。它要有多個(gè)具有單獨(dú)并行總線的通道，經(jīng)配置后可以容納超過一個(gè)字的長度。此外，它還要有內(nèi)部 DMA 塊，這樣其工作就無需占用內(nèi)核的 MIPS 預(yù)算。單、雙倍數(shù)據(jù)速率以及多種數(shù)據(jù)打包格式也是可以使用的。

　　TI 各種嵌入式處理器都提供通用并行端口 （uPP），包括Sitara? ARM9 AM1808與AM1806微處理器 （MPU） 以及集成TMS320C674x 內(nèi)核與ARM9 內(nèi)核的OMAP-L138處理器。與 SPI 及 UART 等串行外設(shè)不同，uPP 可為設(shè)計(jì)人員提供并行數(shù)據(jù)總線優(yōu)勢，每通道數(shù)據(jù)寬度為 8 位和 16 位。

　　uPP 在以 75MHz 的最高時(shí)鐘速率運(yùn)行時(shí)，能夠以遠(yuǎn)超串行端口外設(shè)的速度傳輸數(shù)據(jù)。例如，單個(gè)運(yùn)行在 75MHz 速率下的 16 位 uPP 通道能夠比運(yùn)行在 50MHz 速率下的 SPI 外設(shè)快 24 倍。

　　簡化的方框圖見圖 3.

圖 3:uPP 的簡化方框圖

uPP 最重要的特性包括：

　　· 具有單獨(dú)數(shù)據(jù)總線的兩個(gè)獨(dú)立通道；

　　o 兩個(gè)通道可同時(shí)以相同或相反方向運(yùn)行

　　· I/O 速度高達(dá) 75MHz,每通道數(shù)據(jù)位寬為 8 ~ 16 位；

　　· 內(nèi)部DMA -可釋放CPU EDMA;

　　· 具有極少控制引腳的簡單協(xié)議（可配置：每通道 2 ~ 4 個(gè)）；

　　· 單倍及雙倍數(shù)據(jù)速率（使用時(shí)鐘信號(hào)的單沿或雙沿）；

　　o 雙倍數(shù)據(jù)速率要求 37.5MHz 的最高時(shí)鐘速率；

　　· 支持 9 ~ 15 位數(shù)據(jù)位寬的多種數(shù)據(jù)打包格式；

　　· 數(shù)據(jù)交錯(cuò)模式（限單通道）。

　　uPP 與另一種專用于可配置數(shù)據(jù)處理的 TI 外設(shè)-主機(jī)端口接口 （HPI） 有某種相似之處。HPI 是一種可幫助外部主機(jī)直接訪問處理器內(nèi)部存儲(chǔ)器的并行接口。然而與 HPI 不同，uPP 不允許外部設(shè)備直接訪問存儲(chǔ)器，它需要設(shè)備軟件對(duì) I/O 傳輸進(jìn)行排隊(duì)。其最大差異可能在于 uPP 比 HPI 速度快得多，而且協(xié)議也簡單得多。

　　uPP 主要用于如 FPGA 或 DSP 等需要片外實(shí)時(shí)處理的應(yīng)用，可為醫(yī)療領(lǐng)域等需要即時(shí)數(shù)據(jù)的市場帶來極大的優(yōu)勢。通過使用uPP,決策處理器能夠憑借最新信息做出結(jié)論。

　　PRU

　　可編程實(shí)時(shí)單元 （PRU） 是一種小型 32 位處理引擎，可為片上實(shí)時(shí)處理提供更多的資源。PRU 專門用于AM1x MPU與OMPAP-L138解決方案中的 TI 嵌入式處理器，可為系統(tǒng)設(shè)計(jì)人員提供具有高靈活性的額外措施，通?？山档徒M件成本。

　　PRU 的四總線架構(gòu)有助于指令隨數(shù)據(jù)傳輸同步傳輸和執(zhí)行。此外，還可提供一個(gè)輸入寄存器，讓外部狀態(tài)信息反映在內(nèi)部處理器的狀態(tài)寄存器內(nèi)。

　　PRU 設(shè)計(jì)的一個(gè)重要目的就是盡可能地創(chuàng)建靈活性，以便執(zhí)行各種功能。PRU 的高靈活性可幫助開發(fā)人員在其終端產(chǎn)品（不管是觸摸屏、集成型顯示屏還是存儲(chǔ)功能）中整合更多的接口，以進(jìn)一步擴(kuò)展產(chǎn)品功能或者其自己的專有接口功能。該目標(biāo)主要是通過提供包括所有系統(tǒng)存儲(chǔ)器、I/O 以及中斷在內(nèi)的 PRU 全面系統(tǒng)可視性實(shí)現(xiàn)的。

　　雖然 PRU 能夠全面訪問系統(tǒng)資源，但其內(nèi)部資源相對(duì)來說比較普通。它具有 4K 字節(jié)的指令存儲(chǔ)器和 512 字節(jié)的數(shù)據(jù)存儲(chǔ)器。此外，PRU 還具有自己的GPIO,時(shí)延僅為數(shù)納秒。

　　PRU 可通過使用簡單的匯編語言代碼編程來實(shí)施定制邏輯。該指令集可分為四大類：

　　· 將數(shù)據(jù)移入或移出處理器內(nèi)部寄存器；

　　· 執(zhí)行算術(shù)運(yùn)算；

　　· 執(zhí)行邏輯運(yùn)算；

　　· 控制程序流。

　　在工業(yè)應(yīng)用中，通常將 PRU 配置為 IO 塊，用來頂替處理器未能提供的 IO.例如，它可以用在需要 UART 塊組合的便攜式數(shù)據(jù)終端中，用來連接 GSM、GPS 與藍(lán)牙 （Bluetooth）、小鍵盤、打印機(jī)、LED 組以及 RS232 端口。然而，雖然該處理器系列中的最佳選擇只集成了三個(gè) UART,但 PRU 可提供更多的 UART 接口，可充分滿足不斷發(fā)展的終端設(shè)備對(duì)處理各種功能的需求。