復(fù)雜可編程邏輯器件在通信數(shù)據(jù)傳輸中的應(yīng)用
加入技術(shù)交流群
3.4 LAN 控制信號(hào)產(chǎn)生
lan91c93是一款嵌入式以太網(wǎng)控制器，和OMAP一起構(gòu)成了嵌入式的以太網(wǎng)網(wǎng)絡(luò)接口卡。OMAP用異步的FLASH接口時(shí)序來訪問lan91c93，由于lan91c93沒有片選輸入端，所以把flash的片選和讀寫信號(hào)通過作一定處理后輸出給lan91c93。OMAP把CS1空間分配給了lan91c93，當(dāng)nFLASH_CS1為低時(shí)，把nFLASH_WE，nFLASH_OE輸出給nLAN_WE,nLAN_OE，否則nLAN_WE，nLAN_OE為高電平。同時(shí)把LAN_RDY信號(hào)通過CPLD透傳給OMAP，通知OMAP lan91c93準(zhǔn)備好數(shù)據(jù)的交換。
4 仿真和實(shí)測
4.1 數(shù)據(jù)接收狀態(tài)仿真
置V_D_SEL 為高，TX_RX 也為低，表示現(xiàn)在處于數(shù)據(jù)接收狀態(tài)。依據(jù)時(shí)序關(guān)系產(chǎn)生所需的時(shí)鐘，復(fù)位信號(hào)；產(chǎn)生AD9861 數(shù)據(jù)線上的數(shù)據(jù)，
圖7 數(shù)據(jù)接收狀態(tài)信號(hào)時(shí)序
4.2 數(shù)據(jù)發(fā)射狀態(tài)仿真
置V_D_SEL 為高，TX_RX 為高，表示現(xiàn)在處于數(shù)據(jù)發(fā)射狀態(tài)。依據(jù)時(shí)序關(guān)系產(chǎn)生所需的時(shí)鐘，復(fù)位信號(hào)；產(chǎn)生EMIFF 接口數(shù)據(jù)線上的數(shù)據(jù)，模擬OMAP 輸出的發(fā)射數(shù)據(jù)； 模擬產(chǎn)生ADA 使能輸入控制信號(hào)AD_DA_ENABLE；SDRAM CAS 信號(hào)等等。如下圖所示，ADA_CLK為內(nèi)部產(chǎn)生的6.4M時(shí)鐘，輸出作為ad9861的DA轉(zhuǎn)換的主時(shí)鐘。對ADA_CLK的上升沿計(jì)數(shù)得到AD9861側(cè)的地址ADDRB，當(dāng)ADDRB為8或0時(shí)，產(chǎn)生一DMA中斷，觸發(fā)OMAP通過EMIFF接口把發(fā)射數(shù)據(jù)輸出到EMIFF接口數(shù)據(jù)總線上，每個(gè)DMA請求寫8個(gè)數(shù)據(jù)，產(chǎn)生8個(gè)低脈沖的CAS信號(hào)，對CAS的脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù)，得到OMAP側(cè)地址的低3位，最高位由ADDRB的MSB取反得到，這樣能避免讀寫沖突。DINA為EMIFF接口數(shù)據(jù)線上的數(shù)據(jù)，用CAS延遲信號(hào)的下降沿來鎖存DINA，滿足EMIFF的SDRAM寫時(shí)序，可以正確地把數(shù)據(jù)寫入到雙口RAM中。DOUTB為輸出給DA的數(shù)據(jù)，同時(shí)按照時(shí)序要求產(chǎn)生一發(fā)射同步信號(hào)TX_SYNC,用來指示發(fā)射的I和Q，用ADA_CLK的上升沿采樣，正好能采樣到DOUTB和TX_SYNC的中間，確保數(shù)據(jù)的穩(wěn)定性。
圖8 數(shù)據(jù)發(fā)射狀態(tài)信號(hào)時(shí)序
4.3 數(shù)據(jù)實(shí)測結(jié)果
記錄的頻譜圖，時(shí)域波形圖和星座圖如下，頻譜為250K，跟信號(hào)源設(shè)置的頻偏一致。時(shí)域波形I 落后Q 90 度，且I 的最大值對應(yīng)于Q 的零點(diǎn)，兩者的正交性得到了保證，星座圖是一個(gè)圓同樣證明了這一點(diǎn)。
圖9 接收信號(hào)頻譜圖
圖10 接收信號(hào)時(shí)域波形圖
圖11 接收信號(hào)星座圖
評論