新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > FPGA電路動態(tài)老化技術研究

FPGA電路動態(tài)老化技術研究

作者: 時間:2011-03-31 來源:網絡 收藏
電路加載配置過程的流程和原理進行研討,設計了 電路動態(tài)的試驗方法,并在工程實踐中得到了成功的實現和運用。

雖然這里設計的電路和配置過程針對Xilinx 公司的Qpro Hi-Rel系列電路,但是對其他系列和其他公司的動態(tài)配置也有參考作用。本方法雖然實現了動態(tài)的目的,但還是存在著缺陷:現有電路的內部門數已經超過了100萬門,一般的配置程序只能占用FPGA 電路的部分內部資源,并且用到的D 觸發(fā)器多了,則移位寄存器就少,通常是顧此失彼,因此要做到100%的動態(tài)試驗還存在著一定的困難。


上一頁 1 2 下一頁

關鍵詞: FPGA XQV100 Virtex 老化 xilinx

評論


相關推薦

技術專區(qū)

關閉