新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的電臺(tái)接口轉(zhuǎn)換模塊

基于FPGA的電臺(tái)接口轉(zhuǎn)換模塊

作者: 時(shí)間:2011-05-30 來源:網(wǎng)絡(luò) 收藏
摘要:目前市場(chǎng)上轉(zhuǎn)換模塊大多都采用模擬電路,其帶來穩(wěn)定性差,工藝復(fù)雜等缺陷。通過采用數(shù)字信號(hào)處理技術(shù)來處理信號(hào)通信,提高信號(hào)的傳輸速率和降低傳輸?shù)恼`碼率,并提高系統(tǒng)的穩(wěn)定性,節(jié)省信道資源。這里采用作為核心芯片來設(shè)計(jì)和開發(fā),利用DSP Builder來仿真FFT實(shí)驗(yàn),用OuartusⅡ軟件開發(fā)設(shè)計(jì)此接口轉(zhuǎn)換模塊,最終獲得的模塊電路系統(tǒng)穩(wěn)定,PTT信號(hào)更純凈。

一般來說,無線電臺(tái)通信采用半雙工通信方式,一方在發(fā)送話音信號(hào)的同時(shí),不能接收另一方的話音信號(hào)。因此電臺(tái)的通信接口分為兩部分,一部分為話音信號(hào)接口,用于發(fā)送接收話音,另一部分為PTT控制信號(hào)接口,用于控制電臺(tái)的發(fā)送接收狀態(tài)。然而,目前有許多通信設(shè)備,如民航、海事、鐵路交通的內(nèi)部通信以及應(yīng)急通信等,為了實(shí)現(xiàn)電臺(tái)的遠(yuǎn)程遙控,并且節(jié)省信道資源,將PTT控制信號(hào)調(diào)制成已知的單頻信號(hào)與話音信號(hào)一起發(fā)送,確保PTT控制信號(hào)傳輸?shù)目煽啃?。?dāng)內(nèi)通設(shè)備與電臺(tái)直接相連時(shí),接口不兼容。因此需要設(shè)計(jì)一種轉(zhuǎn)換模塊,能夠?qū)晤l信號(hào)與話音信號(hào)分離開來,實(shí)現(xiàn)電臺(tái)與內(nèi)通設(shè)備的通信。

現(xiàn)代的大規(guī)模既能處理過去DSP處理器領(lǐng)域的功能,同時(shí)又大大地降低專用集成電路方案的風(fēng)險(xiǎn)和前期成本,因此采用作為核心芯片和先進(jìn)的數(shù)字信號(hào)處理技術(shù)來開發(fā)將為開發(fā)帶來諸多的優(yōu)勢(shì)。

1 設(shè)計(jì)原理

基于FPGA的轉(zhuǎn)換模塊是基于數(shù)字信號(hào)處理技術(shù),將設(shè)備的話音信號(hào)通過模/數(shù)轉(zhuǎn)換器轉(zhuǎn)化為數(shù)字信號(hào)傳輸?shù)捷斎刖彌_區(qū),數(shù)字話音信號(hào)一方面經(jīng)過FIR(Finite Impulse Response)帶阻濾波器,濾除某一已知的單頻信號(hào),發(fā)送到輸出緩沖區(qū),再通過數(shù)模轉(zhuǎn)換器轉(zhuǎn)化為話音信號(hào),傳輸給電臺(tái);另一方面,通過時(shí)頻變換、閾值檢測(cè)以及穩(wěn)定處理三個(gè)步驟,檢測(cè)出單頻信號(hào),據(jù)此產(chǎn)生PTT(Push-to-Talk)控制信號(hào)輸出,其接口轉(zhuǎn)換模塊功能框圖如圖1所示。

基于FPGA的電臺(tái)接口轉(zhuǎn)換模塊設(shè)計(jì)

2 FFT處理器設(shè)計(jì)

在Altera可編程邏輯器件中數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)需要能夠同時(shí)具有高速運(yùn)算以及硬件語言描述的開發(fā)工具。Altera DSP Builder集成了這些工具。Altera公司的DSP Builder大大縮短了DSP開發(fā)周期,在友好開發(fā)環(huán)境里它能幫助使用者生成一個(gè)有關(guān)DSP設(shè)計(jì)的高級(jí)硬件描述語言。IP中的FFT MegaCore function是一個(gè)具有良好性能,高度參數(shù)化的快速傅里葉變換的進(jìn)程。該設(shè)計(jì)采用DSP Builder模型這個(gè)共享開發(fā)平臺(tái)中的Megacore functions完成FFT處理器和FIR陷波濾波器的設(shè)計(jì)。

I/O數(shù)據(jù)流結(jié)構(gòu)的設(shè)計(jì)如下:

在FFT MegaCore宏功能模塊中主要的參數(shù)指標(biāo)就是數(shù)據(jù)流相應(yīng)的時(shí)序規(guī)則,下面簡(jiǎn)要介紹一下流結(jié)構(gòu)的時(shí)序原理圖,如圖2所示。

基于FPGA的電臺(tái)接口轉(zhuǎn)換模塊設(shè)計(jì)

在圖2中,sink_valid是FFT模塊的輸出信號(hào),它表示FFT處理器是否做好接收數(shù)據(jù)的準(zhǔn)備。sink_ready和sink_valid都處于高位時(shí),F(xiàn)FT開始運(yùn)行,等待sink_sop信號(hào)置位開始輸入數(shù)據(jù),只要這兩個(gè)信號(hào)中任一個(gè)信號(hào)置低位,就表明FFT還未準(zhǔn)備好,F(xiàn)FT將處于等待狀態(tài),直到這兩個(gè)信號(hào)都處于高位才開始運(yùn)行。sink_sop是一幀信號(hào)傳輸?shù)钠鹗夹盘?hào),sink_eop表示一幀信號(hào)傳輸結(jié)束信號(hào)。

3 FIR陷波濾波器的設(shè)計(jì)

窗函數(shù)設(shè)計(jì)法在設(shè)計(jì)常用FIR數(shù)字濾波器中有非常廣泛的應(yīng)用,正確的選擇窗函數(shù)可以提高所設(shè)計(jì)的數(shù)字濾波器的性能,或者在滿足技術(shù)指標(biāo)的條件下,減少FIR數(shù)字濾波器的階數(shù)。窗函數(shù)設(shè)計(jì)法主要目標(biāo)是獲得最窄的主瓣寬度和盡可能大的旁瓣衰減。若阻帶衰減不高,則濾除不干凈,衰減過高,可能將有用信號(hào)也一并濾除。據(jù)資料可知,矩形窗、漢寧窗的阻帶衰減很低,海明窗較好一點(diǎn),布萊克曼窗應(yīng)該是最恰當(dāng)?shù)摹?/P>

圖3是加布萊克曼窗后的陷波濾波器,采用Matlab工具產(chǎn)生,橫坐標(biāo)為頻率范圍,縱坐標(biāo)為各頻率點(diǎn)上的幅度。

基于FPGA的電臺(tái)接口轉(zhuǎn)換模塊設(shè)計(jì)

由圖3可知,陷波濾波器在頻率為2 kHz的地方幅度最低,達(dá)-60 dB,其過渡帶寬200 Hz,大體上能滿足設(shè)計(jì)的需求。


上一頁 1 2 下一頁

關(guān)鍵詞: FPGA 電臺(tái)接口 CycloneⅢ

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉