基于POWER PC+FPGA架構(gòu)的飛行試驗(yàn)振動(dòng)數(shù)據(jù)實(shí)時(shí)分析系統(tǒng)設(shè)計(jì)

軟件采用模塊化設(shè)計(jì)的思想，以功能來劃分各個(gè)不同的子模塊，主要子模塊完成的功能及實(shí)現(xiàn)方法描述如下：

2．2．1 實(shí)時(shí)網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊設(shè)計(jì)
實(shí)時(shí)網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊運(yùn)用于機(jī)載高采樣實(shí)時(shí)處理單元中，完成基于實(shí)時(shí)系統(tǒng)的網(wǎng)絡(luò)數(shù)據(jù)接收及發(fā)送工作。
實(shí)時(shí)網(wǎng)絡(luò)數(shù)據(jù)傳輸模塊程序算法及邏輯流程圖如圖4所示。

2．2．2 振動(dòng)數(shù)據(jù)網(wǎng)絡(luò)數(shù)據(jù)流解包打包模塊設(shè)計(jì)
該模塊運(yùn)用于機(jī)載高采樣實(shí)時(shí)處理單元中，依據(jù)任務(wù)需求，本系統(tǒng)可同時(shí)完成12個(gè)動(dòng)態(tài)通道的振動(dòng)數(shù)據(jù)接收和解包，同時(shí)兼顧將分析處理結(jié)果按輸入的數(shù)據(jù)格式輸出。
振動(dòng)數(shù)據(jù)流解包打包模塊算法及流程圖如圖5所示。

2．2．3 實(shí)時(shí)振動(dòng)分析處理模塊設(shè)計(jì)
由板載的FPGA邏輯門陣列完成基于硬件級(jí)的數(shù)據(jù)分析處理工作：數(shù)據(jù)工程量轉(zhuǎn)換、可任意選擇不小于12通道，由板載FPGA完成自定義頻率分辨率實(shí)時(shí)振動(dòng)頻譜分析；由板載PFGA完成自定義多個(gè)關(guān)鍵單頻點(diǎn)、頻域帶通范圍振動(dòng)能量及時(shí)域統(tǒng)計(jì)量分析。

實(shí)時(shí)振動(dòng)分析處理模塊流程及算法如圖6所示。
時(shí)域參數(shù)分析處理算法實(shí)現(xiàn)：提取原始振動(dòng)信號(hào)的有效值、峰值、峭度、峰值指標(biāo)、裕度指標(biāo)和脈沖指標(biāo)等，最能反映飛機(jī)飛行振動(dòng)狀態(tài)的時(shí)域指標(biāo)。

2．2．4 實(shí)時(shí)數(shù)據(jù)存儲(chǔ)模塊設(shè)計(jì)
實(shí)時(shí)數(shù)據(jù)存儲(chǔ)模塊運(yùn)用于機(jī)載高采樣實(shí)時(shí)處理單元中，用于存儲(chǔ)在測(cè)試過程中記錄的振動(dòng)數(shù)據(jù)，根據(jù)測(cè)試需求用于存儲(chǔ)數(shù)據(jù)的空間不小于4 GB。
實(shí)時(shí)數(shù)據(jù)存儲(chǔ)模塊算法及流程圖如圖7所示。

2．2．5 配置及數(shù)據(jù)導(dǎo)出模塊設(shè)計(jì)
通過網(wǎng)絡(luò)接口，配置及數(shù)據(jù)導(dǎo)出模塊完成對(duì)機(jī)載高采樣實(shí)時(shí)處理單元的系統(tǒng)設(shè)置工作：選擇遙測(cè)分析的通道、設(shè)定頻帶范圍、譜線精度、時(shí)域統(tǒng)計(jì)參數(shù)配置以及系統(tǒng)設(shè)置的各項(xiàng)配置參數(shù)；選擇需要導(dǎo)出的數(shù)據(jù)文件，完成數(shù)據(jù)導(dǎo)出工作。
配置及數(shù)據(jù)導(dǎo)出模塊算法及流程圖如圖8所示。

頻域分析設(shè)置圖形用戶接口界面如圖9所示。

數(shù)據(jù)顯示模塊圖形用戶接口界面如圖10所示。

3 關(guān)鍵技術(shù)
可靠實(shí)時(shí)的完成高速振動(dòng)PCM流信號(hào)的接收、解包、分析和存儲(chǔ)成為機(jī)載高采樣實(shí)時(shí)處理單元需要解決的關(guān)鍵性技術(shù)，地面遙測(cè)分析單元的關(guān)鍵在于如何運(yùn)用有效的數(shù)據(jù)處理方法對(duì)采集的數(shù)據(jù)進(jìn)行分析，從而得出可信有效的振動(dòng)分析結(jié)果。在該處理單元的研制中，突破了以下幾方面的關(guān)鍵技術(shù)

。
3．1 基于實(shí)時(shí)系統(tǒng)高速振動(dòng)數(shù)據(jù)流信號(hào)的輸入輸出技術(shù)
由嵌人式實(shí)時(shí)系統(tǒng)完成高速振動(dòng)網(wǎng)絡(luò)數(shù)據(jù)流信號(hào)的接收及處理數(shù)據(jù)流的發(fā)送，在網(wǎng)絡(luò)帶寬允許的情況下，嵌入式實(shí)時(shí)系統(tǒng)精確的定時(shí)精度保證了基于網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)目煽啃耘c可快速性。

3．2 基于FPGA平臺(tái)的多通道實(shí)時(shí)并行頻譜計(jì)算及數(shù)據(jù)分析技術(shù)
由于采用基于FPGA邏輯門陣列為數(shù)據(jù)處理平臺(tái)，從而確保系統(tǒng)整個(gè)數(shù)據(jù)處理時(shí)間在微秒級(jí)的量級(jí)，從而保證大批量數(shù)據(jù)處理不會(huì)成為系統(tǒng)的瓶頸，保證了系統(tǒng)的實(shí)時(shí)性。

3．3 振動(dòng)信號(hào)分析處理技術(shù)
通過使用各種頻域分析、時(shí)域分析及時(shí)頻域分析技術(shù)，同時(shí)結(jié)合型號(hào)試飛的需求以及在振動(dòng)分析處理方面積累的經(jīng)驗(yàn)和分析處理方法，形成了滿足飛行試驗(yàn)振動(dòng)數(shù)據(jù)分析方法。

4 結(jié)語
飛行試驗(yàn)振動(dòng)信號(hào)實(shí)時(shí)監(jiān)控迄今為止僅在某型直升機(jī)槳葉測(cè)振中進(jìn)行，而且效果很不理想。本文所采用的方法可以實(shí)現(xiàn)多路信號(hào)的實(shí)時(shí)監(jiān)控，而且可以針對(duì)不同科目的不同需求，在飛行前進(jìn)行配置加載，同時(shí)還能夠?qū)崿F(xiàn)算法的選擇、通道數(shù)量的選擇以及所監(jiān)控?cái)?shù)據(jù)的結(jié)果形式的選擇。該項(xiàng)目不僅使用于飛行試驗(yàn)振動(dòng)數(shù)據(jù)的實(shí)時(shí)監(jiān)控，同時(shí)可以擴(kuò)展到航天、艦船以及航空工業(yè)其他領(lǐng)域中。作為裝機(jī)的機(jī)載測(cè)試設(shè)備，工程化后還能夠?yàn)樵囷w院帶來經(jīng)濟(jì)效益。