低功率時鐘選項——滿足客戶的低功率需求

不斷增長的低功率電子設(shè)備需求在消費、工業(yè)和汽車市場的各個角落隨處可見，無論應(yīng)用是由市電供電還是電池供電。不斷上漲的能源成本、更高的競爭基準要求和日益嚴格的立法控制只是對最新一代電子產(chǎn)品提出更高功效要求的幾個要素。

通過深入到最新的微控制器（MCU）的核心，就有可能從根本上實現(xiàn)低功耗。本文一開始先介紹了飛思卡爾MC9S08系列產(chǎn)品提供的幾種不同時鐘模塊，然后詳細介紹了多功能時鐘發(fā)生器（MCG）提供不同時鐘選項。這種發(fā)生器是當今系列產(chǎn)品中最靈活的模塊。本文向讀者介紹時鐘選擇對于在應(yīng)用中實現(xiàn)低功率運行是多么重要。

本文介紹了MCG的工作原理，并詳細介紹了幫助降低功耗的一些屬性，如鎖相環(huán)（PLL）、鎖頻環(huán)（FLL）、分頻系數(shù)，最后討論了這些屬性如何影響時鐘的精確性。

時鐘考慮

時鐘負責在整個CPU和其他MCU外圍設(shè)備中提供基本定時和同步信號。時鐘信號由外部源（如水晶）或內(nèi)部源（如RC電路）提供。應(yīng)用將最終確定采用哪一種時鐘源，因為每一種時鐘源都有自己的優(yōu)勢。

從根本上講，MCU的時鐘速度越快，該設(shè)備的功耗越高，反之亦然。為了延長電池供電設(shè)備的壽命或者設(shè)計更小巧、更簡單的電源（針對市電供電應(yīng)用），降低微控制器的功耗非常重要。時鐘只是微控制器中影響功耗的眾多特性之一。

飛思卡爾的多功能時鐘發(fā)生器

在飛思卡爾的8位MC9S08系列產(chǎn)品中，您可以采用內(nèi)部時鐘源（ICS）、內(nèi)部時鐘發(fā)生器（ICG）或多功能時鐘發(fā)生器（MCG），具體取決于用戶選擇哪種MCU。在采用飛思卡爾設(shè)備的各種應(yīng)用中，有3種模塊可以用來支持這些應(yīng)用。每一種時鐘模塊都具有相似的屬性，ICS可以被看作是ICG的一個子集，MCG可以被看作是ICS和ICG的合并。MCG在設(shè)計時充分考慮了高端應(yīng)用的需求，而ICS則恰恰相反，它適合體積較小、對成本敏感的MC9S08設(shè)備。盡管MCG可提供最廣泛的功能，但有時結(jié)合使用ICS和ICG可能并不合適，因為某些應(yīng)用可能只需要ICS和ICG分別提供的功能。表格1對這3種時鐘模塊進行了簡單對比。

1 帶有ICS的模塊可能不包含振蕩器，因為它們可能沒有足夠數(shù)量的針腳。在沒有外部時鐘源的情況下，模塊只有3種運行模式。
2 這些不包括“關(guān)閉”模式。

由于功能的增加，MCG是3種模塊中功能最多的模塊。PLL、FLL、內(nèi)部或外部生成的參考時鐘可以為用戶提供多種選擇。圖1顯示了MCG的結(jié)構(gòu)圖。

PLL電路可以為設(shè)計人員提供精度最高的時鐘解決方案。它采用了外部振蕩器，但內(nèi)部參考時鐘可以最大限度地節(jié)約功率。因此我們可以采用8種不同模式運行該模塊。用戶可以在他們的應(yīng)用中隨時在這些模式之間切換：

·FLL Engaged Internal（FEI）
·FLL Engaged External（FEE）
·FLL Bypassed Internal（FBI）
·FLL Bypassed External（FBE）
·PLL Engaged External（PEE）
·PLL Bypassed External（PBE）
·Bypassed Low Power Internal（BLPI）
·Bypassed low Power External（BLPE）

每一種運行模式的全部細節(jié)不在本文討論范圍之內(nèi)，但有關(guān)MCG 運行模式的信息可以從飛思卡爾技術(shù)培訓中心（http://www.freescale.com/training）提供的MC9S08 MCG在線培訓資料中獲取。根據(jù)MCG支持的應(yīng)用的不同，上述每一種模式都具有它們獨特的優(yōu)勢。

不同運行模式的功耗互不相同。我們可以這樣說，采用內(nèi)部組件的模式所消耗的功率少于采用外部組件的模式。而MCG包括兩種專門為低功率應(yīng)用設(shè)計的模式——旁通低功耗內(nèi)部（BLPI）和旁通低功耗外部（BLPE）。驅(qū)動BLPI模式的總線頻率要比BLPE 模式低，因此BLPI 模式消耗的功率最小。圖2總結(jié)了每一種運行模式的功耗。

旁通低功耗運行模式

在這些模式中，F(xiàn)LL或PLL被旁通，系統(tǒng)時鐘源從內(nèi)部時鐘（BLPI）或外部參考時鐘（BLPE）中獲得。要了解涉及旁通鎖環(huán)電路的低功耗運行模式，我們應(yīng)注意PLL/FLL的運行方式。PLL有輸入時鐘信號必須經(jīng)過的幾個階段，如圖3所示。

PLL的目的是不斷對比輸入信號的相位和輸出信號的相位并調(diào)節(jié)出現(xiàn)的任何差異，從而保持頻率信號。一般而言，PLL包括一個相位檢測器、低通過濾器和電壓控制振蕩器（VCO）。相位檢測器對兩種輸入值的相位進行對比并提供與相位差異成比例的輸出，然后這些輸出通過低通過濾器過濾。VCO負責將頻率輸出轉(zhuǎn)換成相位輸出，最后一個階段提供輸入反饋（負的），以便重新開始整個過程。很明顯，保持非常精確的時鐘源的過程可能需要大量功率。FLL的運行方式稍有不同，它可以鎖定頻率而不是相位。因此旁通PLL（或FLL）階段并使用外部/內(nèi)部時鐘源消耗的功率更低，但代價是整體時鐘精確性的下降。直接時鐘源的精確性由水晶（外部源）或RC電路（內(nèi)部源）的質(zhì)量決定。

這些低功耗旁通模式可以進一步降低功耗，因為它們運行時不需要啟動后臺調(diào)試通信（BDC）設(shè)備。這意味著這些運行模式下不能進行調(diào)試。然而，如果需要BDC，該模塊會自動切換到可處理BDC的適當旁通運行模式（即FBE、FBI或PBE）。

由于 PLL/FLL沒有運行，導致兩種模式出現(xiàn)固定頻率范圍。在BLPI模式中，內(nèi)部參考生成器 固定為31.25kHz-39.06kHz，因此總體功耗最低。另一方面，BLPE模式的頻率范圍非常大（低范圍：32kHz-38.4kHz；高范圍：1MHz–16MHz），因為PLL/FLL不會對外部參考頻率設(shè)定任何限制。在MCG控制寄存器2中，用戶還可以選擇總線分配器（BDIV）位功能，使時鐘源可以除以1、2、4或8系數(shù)——注意，更低的總線時鐘速度可進一步降低功耗 。

MCG控制寄存器 2還包含其他基本位，使模塊可以以低功耗運行。低功耗選擇（LP）位控制在旁通模式下是否禁用PLL（FLL）。這種具體操作已在前面討論過。該寄存器還包含一個高增益振蕩器（HGO）選擇位，可以控制外部振蕩器。用戶定義設(shè)備是否應(yīng)當以高增益還是低功耗運行。為了最大限度地降低功耗，低功耗模式將限制振蕩器針腳上的電壓擺動，而高增益運行會帶動振蕩器針腳上的軌至軌（rail-to-rail）電壓擺動。

MCG寄存器的其他功能包括MCG狀態(tài)、控制寄存器鎖丟失和時鐘監(jiān)控器位丟失。如果發(fā)生鎖/時鐘丟失事件，這些功能會觸發(fā)中斷/復位操作。關(guān)閉這些功能可以進一步降低功耗，但也會降低系統(tǒng)的強韌性。

結(jié)論

MC9S08DZ系列產(chǎn)品中目前提供的MCG模塊能夠為應(yīng)用設(shè)計人員提供多種運行模式。這些模式都具有不同屬性，適合各種應(yīng)用。PEE模式可通過采用外部源（盡管是PLL）提供最高的時鐘準確率，但代價是功耗最高。相反，BLPI模式下時鐘速度最慢，消耗的功率也最低。顯然，性能提高，功耗也會相應(yīng)增加。

還有一些措施可以進一步降低功耗，如關(guān)閉時鐘丟失和鎖丟失功能及利用總線頻率分配器功能。后一種屬性可用于任何運行模式，可以幫助降低功率而不需要利用旁通模式。