基于51單片機的編碼譯碼顯示實驗電路設計

0 引 言

在日常數(shù)字邏輯電路實驗中編碼譯碼顯示實驗電路是編碼、譯碼、顯示三個電路的綜合運用， 在數(shù)字邏輯實驗電路中具有重要的地位， 在實驗的過程中， 時常會出現(xiàn)顯示結果的抖動， 經(jīng)研究出現(xiàn)這種現(xiàn)象主要原因是：編碼電路的編碼信號輸入采用手工撥盤方式， 產(chǎn)生的編碼輸入信號往往不穩(wěn)定； 另外， 電路控制性能較差，不能達到自動復位， 為此有必要對現(xiàn)有電路進行改進，在電路的設計上采用89C51 單片機為控制電路制作而成， 自動提供穩(wěn)定編碼輸入信號， 顯示結果穩(wěn)定性和電路控制性能大大提升， 提高了教學實驗質量。

1 編碼譯碼顯示實驗電路的基本結構

編碼譯碼顯示電路的基本結構如圖1 所示， 主要由控制電路、編碼信號發(fā)生器、編碼譯碼顯示電路等組成，控制電路產(chǎn)生編碼信號作為編碼譯碼顯示電路輸入信號， 譯碼電路將編碼信號轉換成對應的七段數(shù)碼顯示信號， 送至LED 數(shù)碼管顯示。

編碼譯碼顯示實驗結構圖

圖1 編碼譯碼顯示實驗結構圖。

2 系統(tǒng)硬件設計

控制系統(tǒng)和編碼信號發(fā)生器采用89C51 單片機實現(xiàn)。89C51 性價比較高， 采用12 MHz 晶振， 其內(nèi)部帶有4 KB 的FLASH ROM， 無須外擴程序存儲器。編碼譯碼電路沒有大量運算和暫存數(shù)據(jù)。89C51 內(nèi)部的128 B片內(nèi)RAM 已能滿足要求， 無須外擴片外RAM。

系統(tǒng)硬件設計如圖2 所示。

編碼譯碼顯示實驗電路

圖2 編碼譯碼顯示實驗電路。