以FPGA為核心的邏輯控制模塊的數(shù)據(jù)采集系統(tǒng)

3．3 控制模塊
控制模塊由control_enable模塊和control_interface模塊組成主要負(fù)責(zé)圖像采集模塊和顯示接口模塊的同步和使能。當(dāng)解碼芯片配置完成后，從CONFIGURACION_OK輸入使能信號(hào)，啟動(dòng)該模塊，同時(shí)通過(guò)href和odd信號(hào)啟動(dòng)圖像采集模塊和顯示接口模塊，href=1表示SAA7113H通過(guò)VPO傳輸像素?cái)?shù)據(jù)；odd=1表示奇數(shù)場(chǎng)，odd=0表示偶數(shù)場(chǎng)。
3．4 像素存儲(chǔ)模塊
圖像的一幀為720×625提取其中的有效像素640×576存入SDRAM中，再讀出480行數(shù)據(jù)進(jìn)行格式轉(zhuǎn)換和顯示。
由于SDRAM每個(gè)單元為16位，所以將一個(gè)Y和一個(gè)Cb或Cr合存在一個(gè)地址空間中，即兩個(gè)時(shí)鐘周期產(chǎn)生一個(gè)地址。SDRAM有4端口模式，2個(gè)用于將FIFO中的數(shù)據(jù)寫(xiě)SDRAM，2個(gè)用于將數(shù)據(jù)讀到FIFO中，讀寫(xiě)采用的時(shí)鐘不同，寫(xiě)時(shí)鐘采用解碼芯片的27MHz，而瀆時(shí)鐘采用VGA的25MHz，由于SDRAM的讀寫(xiě)速度為50 MHz，時(shí)鐘頻率不同，不能直接寫(xiě)入，因此需要一個(gè)FIFO將數(shù)據(jù)暫時(shí)儲(chǔ)存，再將其寫(xiě)到SDRAM中。
此處關(guān)鍵問(wèn)題是隔行掃描到逐行掃描的轉(zhuǎn)換。SAA7113H是先奇數(shù)場(chǎng)后偶數(shù)場(chǎng)的順序輸出，即隔行輸出，而VGA顯示是逐行顯示的，因此要進(jìn)行去隔行操作。利用對(duì)SDRAM的讀寫(xiě)地址的控制能夠有效解決隔行到逐行的轉(zhuǎn)換問(wèn)題，數(shù)據(jù)寫(xiě)入SDRAM是將隔行數(shù)據(jù)寫(xiě)入到SDRAM的0-640× 576的地址空間中，其中640×23-640×310為1、3、5、…奇數(shù)場(chǎng)的有效數(shù)據(jù)，640×336-640×623為2、4、6、…偶數(shù)場(chǎng)的有效數(shù)據(jù)。兩場(chǎng)數(shù)據(jù)分別通過(guò)不同的FIFO讀出，格式轉(zhuǎn)換時(shí)交叉讀取兩個(gè)FIFO中的數(shù)據(jù)，這樣讀出的數(shù)據(jù)即1、2、3、4、…逐行數(shù)據(jù)。
3．5 格式轉(zhuǎn)換模塊
要將攝像頭采集的圖像顯示在顯示器上，需進(jìn)行數(shù)據(jù)的格式轉(zhuǎn)換，將YUV格式的數(shù)據(jù)轉(zhuǎn)換成RGB格式的數(shù)據(jù)。YUV 4：2：2格式的數(shù)據(jù)兩個(gè)相鄰的像素共用一對(duì)Cb和Cr分量，所以在進(jìn)行格式轉(zhuǎn)換時(shí)要先解交織，即一次從FIFO中提取相鄰的兩個(gè)像素?cái)?shù)據(jù)，將Cb和Cr各復(fù)用一次，使得YUV變成4：4：4格式，然后進(jìn)行格式的轉(zhuǎn)換。將轉(zhuǎn)換好的數(shù)據(jù)存放在reg_RGB中，VGA顯示的時(shí)候交叉讀取這兩個(gè)寄存器中的數(shù)據(jù)。轉(zhuǎn)換公式如下所示

由于在FPGA中進(jìn)行浮點(diǎn)運(yùn)算較困難，因此可將式(1)中的各系數(shù)轉(zhuǎn)化為整數(shù)在進(jìn)行運(yùn)算，采用將各系數(shù)放大1 024倍的方法，得到r、g、b后再除以1 024，放大后的公式為

根據(jù)上述公式得到r、g、b。然后將結(jié)果均右移10位完成除法運(yùn)算，得到RGB值。由于r、g、b均為8位，取值范圍為0～255，而運(yùn)算過(guò)程較易生成負(fù)數(shù)和超過(guò)255的正數(shù)，因此運(yùn)算結(jié)果需將負(fù)數(shù)取0，超過(guò)255的正數(shù)取為255。此方法雖然會(huì)引入誤差，但對(duì)最終圖像的顯示效果不會(huì)有較大影響。
3．6 顯示接口模塊
由interface_vga負(fù)責(zé)圖像的顯示，從reg_RGB寄存器中讀取轉(zhuǎn)換好的數(shù)據(jù)，對(duì)這兩個(gè)像素的讀取由一個(gè)轉(zhuǎn)換電路負(fù)責(zé)在兩個(gè)寄存器之間切換。顯示接口模塊將r、g、b以及hsync、vsync一起發(fā)送給編碼芯片THS8134，通過(guò)VGA顯示出來(lái)，hsync和vsyne分別是行和場(chǎng)同步信號(hào)。在仿真中，選用CycloneⅡEP2C20Q240C8芯片，用QUARTusⅡ8．0進(jìn)行綜合與仿真。圖4是對(duì)顯示接口模塊的仿真。由仿真結(jié)果可以看出，行同步和場(chǎng)同步符合時(shí)序要求。

4 結(jié)束語(yǔ)
實(shí)現(xiàn)了一種基于CycloneII系列FPGA與視頻信號(hào)處理芯片SAA7113H的嵌入式圖像采集系統(tǒng)。系統(tǒng)結(jié)構(gòu)簡(jiǎn)單系、統(tǒng)穩(wěn)定、功耗低、成本低、速度快以及接口方便，可以滿足視頻監(jiān)控系統(tǒng)等的需要。圖像采集系統(tǒng)中采用FPGA作為采集控制部分，可以提高系統(tǒng)處理的速度及系統(tǒng)的靈活性和適應(yīng)性，對(duì)于不同的視頻圖像信號(hào)，只要在FPGA內(nèi)對(duì)控制邏輯稍作修改，便可實(shí)現(xiàn)信號(hào)采集。