基于嵌入式系統(tǒng)的實(shí)時(shí)控制模塊設(shè)計(jì)方案

　　隨著現(xiàn)代通信技術(shù)的發(fā)展，通信測試儀器不斷推陳出新。各種新型設(shè)備對系統(tǒng)的實(shí)時(shí)響應(yīng)能力的要求越來越高，一種通信測試儀器的實(shí)時(shí)響應(yīng)性能，就成為系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵因素之一。筆者曾在多個(gè)通信測試儀器項(xiàng)目中，成功地應(yīng)用ARM處理器、C51單片機(jī)等為主控芯片的嵌入式系統(tǒng)，實(shí)現(xiàn)了對儀器相關(guān)模塊的實(shí)時(shí)控制功能。因此提出一種在某通信測試儀器中使用C51單片機(jī)來實(shí)現(xiàn)實(shí)時(shí)控制的設(shè)計(jì)方案。

　　1 硬件設(shè)計(jì)與實(shí)現(xiàn)

　　1.1 總體方案設(shè)計(jì)

　　在該通信測試儀器中，實(shí)時(shí)控制模塊主要實(shí)現(xiàn)對射頻接收頻綜、射頻發(fā)生頻綜、濾波器組件、射頻輸入模塊、射頻輸出模塊等實(shí)時(shí)控制作用。對射頻檢波信號進(jìn)行A/D轉(zhuǎn)換以獲取數(shù)據(jù)。與上位計(jì)算機(jī)進(jìn)行通信等功能。

　　根據(jù)待實(shí)現(xiàn)的系統(tǒng)功能要求，綜合考慮系統(tǒng)資源，及芯片性價(jià)比等因素，確定采用以C51單片機(jī)為主控芯片的嵌入式系統(tǒng)方案，芯片為Silicon Labs的C8051F120,具有128 kB片內(nèi)Flash存儲器、8×1 024+256 Byte的片內(nèi)RAM,可尋址64 kB地址空間的外部數(shù)據(jù)存儲器接口、SPI、UART、定時(shí)器、時(shí)鐘振蕩器、PLL等，片上外設(shè)資源豐富、控制方便。

　　系統(tǒng)資源分配：射頻接收、發(fā)射頻綜模塊，內(nèi)含DDS,PLL等，外部控制接口是微控制接口，因此直接用單片機(jī)的地址、數(shù)據(jù)、控制三總線實(shí)施控制。濾波組件、射頻輸入/輸出模塊等的工作狀態(tài)與接口上信號電平高低有關(guān)，因此用GPIO的方式進(jìn)行控制。A/D轉(zhuǎn)換控制使用串行外圍設(shè)備接口SPI.與上位機(jī)的通信使用RS-232串口?？傮w設(shè)計(jì)框圖如圖1所示。

　　1.2 總線及I/O控制的設(shè)計(jì)

　　對于射頻接收頻綜、射頻發(fā)射頻綜模塊,直接采用總線控制,為避免不同的模塊控制時(shí)相互干擾，用3-8譯碼器對總線地址譯碼，產(chǎn)生不同模塊的片選信號。同時(shí)數(shù)據(jù)線通過總線收發(fā)器以提高帶負(fù)載能力。對于濾波組件、射頻輸入/輸出等用I/O控制的模塊，并未直接使用51芯片的GPIO引腳，則是將數(shù)據(jù)總線經(jīng)鎖存后模擬GPIO信號供相關(guān)模塊使用，如圖2所示，其中，IO_/WR1由B_/CS7與單片機(jī)寫線邏輯或后產(chǎn)生。

　　1.3 SPI及RS232控制接口

　　C8051F120芯片上本身自帶了A/D轉(zhuǎn)換器，但只有12位，不適合該系統(tǒng)的需求，故在片外另加一片ADI公司的AD7707.其分辨率為16位，是∑-△體系結(jié)構(gòu)，轉(zhuǎn)換的是輸入電平的平均值。三通道，輸入電平范圍可達(dá)±10 mV~±10 V.根據(jù)實(shí)際要求，該系統(tǒng)使用AIN3高電平輸入端口，Unbuffered模式，HICOM、REF-接模擬地，VBIAS與REF+均接+2.5 V參考電壓，模擬電源5 V,數(shù)字電源3.3 V,能檢測輸入范圍為0~10 V的單極性電平。其控制接口是同步串行口，用51芯片的SPI直接控制。圖3是AD7707的電氣連接圖。