基于單片機(jī)控制的頻率特征測(cè)試儀設(shè)計(jì)
1 引 言
頻率特性是一個(gè)系統(tǒng)(或元件)對(duì)不同頻率正弦輸入信號(hào)的響應(yīng)特性。如圖1所示,被測(cè)系統(tǒng)輸入幅值為Ar、角頻率為ω的正弦信號(hào),如果該系統(tǒng)是線性的,則其穩(wěn)態(tài)輸出也是正弦信號(hào),頻率ω不變,幅值為Ac,相角差為φ。改變?chǔ)乜梢缘玫揭幌盗休斎牒洼敵鰯?shù)據(jù)。輸出對(duì)輸入的幅值比A(ω)=Ac/Ar與ω的關(guān)系曲線稱為該系統(tǒng)的幅頻特性,通常取20 lg A(ω)稱為對(duì)數(shù)幅頻特性。輸出對(duì)輸入的相角差φ(ω)與ω的關(guān)系曲線稱為該系統(tǒng)的相頻特性。幅頻特性和相頻特性綜合稱為頻率特性,常用的是系統(tǒng)的開環(huán)頻率特性即波特圖。
一個(gè)系統(tǒng)的頻率特征可通過頻率特征測(cè)試儀來測(cè)定。頻率特性測(cè)試儀也稱掃頻儀,用于測(cè)試被測(cè)網(wǎng)絡(luò)的幅頻特性。他可以測(cè)量被測(cè)網(wǎng)絡(luò)的諧振頻率、帶寬、帶外衰減、增益等,是電子領(lǐng)域的常用設(shè)備之一。模擬式掃頻儀價(jià)格較貴,且不能直接得到相頻特性,更不能保存頻率特性圖和打印頻率特性圖,給使用者帶來了諸多不便,為此沒計(jì)了此數(shù)字式頻率特性測(cè)試儀。
2 總體設(shè)計(jì)
單片機(jī)控制信號(hào)源產(chǎn)生標(biāo)準(zhǔn)正弦波,輸入到被測(cè)網(wǎng)絡(luò);被測(cè)網(wǎng)絡(luò)的輸出分別輸入幅度檢測(cè)電路和相位檢測(cè)電路,得到峰值和相位差值送入單片機(jī)進(jìn)行處理;單片機(jī)處理后的結(jié)果一方面提供給LED實(shí)時(shí)顯示,另一方面存人存儲(chǔ)器,供示波器顯示幅頻、相頻曲線??偪蛘迦鐖D2所示。
2.1 掃頻信號(hào)源的設(shè)計(jì)
掃頻信號(hào)發(fā)生器是頻率特性測(cè)試儀的核心,他提供被測(cè)網(wǎng)絡(luò)輸入所需的頻率隨時(shí)間在一定范圍內(nèi)周期變化的正弦信號(hào)。掃頻信號(hào)產(chǎn)生的方法有鎖相環(huán)(PLL)及可預(yù)置分頻器、單片集成波形發(fā)生器、專用頻率合成器件及直接數(shù)字頻率合成(DDS)電路等。本系統(tǒng)采用單片機(jī)控制,利用EDA技術(shù),選用系統(tǒng)可編程邏輯器件ispCPLD芯片,構(gòu)成直接數(shù)字頻率合成器(DDS)來產(chǎn)生掃描正弦波。
直接數(shù)字頻率合成(Direct Digital Frequency Synthe-sis,DDS)是一種純數(shù)字化方法。因?yàn)镈DS具有超高速的頻率轉(zhuǎn)換時(shí)間,極高的頻率分辨率和較低的相位噪聲,在頻率改變與調(diào)頻時(shí),DDS器件能夠保持相位的連續(xù),因此很容易實(shí)現(xiàn)頻率、相位和幅度調(diào)制,此外DDS還具有可編程控制的突出優(yōu)點(diǎn)。DDS主要由相位累加器、正弦ROM表和數(shù)模轉(zhuǎn)換器等組成,其核心是相位累加器,他由一個(gè)N位字長(zhǎng)的二進(jìn)制加法器和一個(gè)有時(shí)鐘fclk取樣的N位寄存器組成,作用是對(duì)頻率控制字進(jìn)行線性累加。當(dāng)相位增量為1,累加器的字寬為32位時(shí),輸出地址對(duì)應(yīng)于波形的相位分辨率為l/232。正弦ROM表中存儲(chǔ)著一張正弦函數(shù)查詢表,對(duì)應(yīng)不同的瞬時(shí)相位碼輸出不同的幅度編碼。工作時(shí)往DDS中寫入控制字到相位累加器并轉(zhuǎn)化成瞬時(shí)相位,在外部參考時(shí)鐘的作用下,每個(gè)時(shí)鐘周期相位累加器累加相位步進(jìn)一次,對(duì)應(yīng)的幅度編碼輸出給數(shù)模轉(zhuǎn)換器(D/A),把數(shù)字量轉(zhuǎn)化為模擬量,再通過低通濾波器平滑后得到最后需要的信號(hào)。并且該模擬正弦波與一門限電壓進(jìn)行比較可得到同頻率的方波時(shí)鐘信號(hào),他將所需正弦波一個(gè)周期的離散樣點(diǎn)的幅值數(shù)字量存入ROM中,然后按一定的地址間隔(相位增量)讀出,并經(jīng)D/A轉(zhuǎn)換器形成模擬正弦信號(hào),再經(jīng)低通濾波器得到質(zhì)量較好的正弦信號(hào)。
信號(hào)發(fā)生器輸出波形的頻率f0定義為:
其中fc為晶振頻率,k為分頻比,N為相位累加器位數(shù),M為相位累加器的增量(步長(zhǎng))。
本設(shè)計(jì)中取fc=32.768 MHz,k=50,N=16,代入上式可得:
這樣只要控制M的值就可以準(zhǔn)確地實(shí)現(xiàn)頻率步進(jìn)10Hz的要求。這里時(shí)鐘頻率為:
式中,△phase為頻率控制字,sysclk為系統(tǒng)時(shí)鐘,clkin為DDS的輸入?yún)⒖紩r(shí)鐘頻率,N為頻率寄存器的位數(shù),M為相位偏移寄存器的位數(shù)。頻率控制字△phase決定著輸出信號(hào)的頻率值;最小頻率分辨率由頻率寄存器的位數(shù)N決定,N越大,頻率分辨率越高;相位分辨率由相位偏移寄存器的位數(shù)決定,幅度分辨率由D/A轉(zhuǎn)換器的精度決定。
分頻器相關(guān)文章:分頻器原理 網(wǎng)線測(cè)試儀相關(guān)文章:網(wǎng)線測(cè)試儀原理相關(guān)推薦
技術(shù)專區(qū)
- FPGA
- DSP
- MCU
- 示波器
- 步進(jìn)電機(jī)
- Zigbee
- LabVIEW
- Arduino
- RFID
- NFC
- STM32
- Protel
- GPS
- MSP430
- Multisim
- 濾波器
- CAN總線
- 開關(guān)電源
- 單片機(jī)
- PCB
- USB
- ARM
- CPLD
- 連接器
- MEMS
- CMOS
- MIPS
- EMC
- EDA
- ROM
- 陀螺儀
- VHDL
- 比較器
- Verilog
- 穩(wěn)壓電源
- RAM
- AVR
- 傳感器
- 可控硅
- IGBT
- 嵌入式開發(fā)
- 逆變器
- Quartus
- RS-232
- Cyclone
- 電位器
- 電機(jī)控制
- 藍(lán)牙
- PLC
- PWM
- 汽車電子
- 轉(zhuǎn)換器
- 電源管理
- 信號(hào)放大器
評(píng)論