基于ISP的導彈測試系統接口電路設計

1　引　言

　　隨著電子技術的飛速發(fā)展，ISP（In－SystemProgrammability）的出現代表著新一代PLD的方向，它消除了傳統PLD的某些限制和弊病，提高了器件及板級的可測試性和系統的可靠性，提供了現場系統重構或現場系統用戶化的可能性，使遙控現場升級及維護成為可能。基于此，采用ISP器件設計VXI接口電路是比較理想的選擇。在本電路中我們選用了Lattice公司的ISPLSI1032。ISPLSI1032的結構主要包括：
　　（1）全局布線區(qū)（GlobalRouting Pool）。該區(qū)位于芯片中央，它將所有片內邏輯聯系在一起，它的各輸入、輸出之間的延遲是恒定和可預知的。
　?。?）萬能邏輯模塊（Generic Logic Block，GLB）。萬能邏輯模塊是該器件的基本邏輯單元，它由邏輯陣列、乘積項共享陣列、輸出邏輯宏單元和控制邏輯組成。乘積項共享陣列將乘積項分配給或門，通過一個可編程的與／或／異或陣列的輸出來控制該單元中的觸發(fā)器，使乘積項共享比較靈活。每個輸出邏輯宏單元有專用的觸發(fā)器，每個觸發(fā)器與其它可組態(tài)電路的連接類似GAL（Generic Array Logic）的OLMC（Output Logic Macro Cell），可以被組態(tài)為組合輸出或寄存器輸出。
（3）輸出布線區(qū)（Output Routing Pool）。輸出布線區(qū)是介于GLB（Generic Logic Block）和IOC（Input Output Cell）之間的可編程互連陣列，通過對該區(qū)的編程可以將任一個GLB輸出靈活地送到I／O的某一個端口。
　?。?）輸入輸出單元（InputOutputCell）。該區(qū)引導輸入、輸出或雙向信號與具體的I／O引腳相連接，形成輸入、輸出、三態(tài)輸出的I／O口。
　　（5）巨塊（Megblock）。巨塊是GLB及其對應的ORP（Output Routing Pool）、IOC的總稱。ISPLSI1032中有兩個巨塊，分布在全局布線區(qū)的兩側。每個巨塊包含GLB、I／O口和專用輸入端，專用輸入端不經鎖存器，直接輸入在軟件分配下供本巨塊內的GLB使用。
　　外部信號通過I／O單元引導全局布線區(qū)，以完成任意I／O端到任意GLB的互連、任意GLB間互連以及各輸入I／O信號到輸出布線區(qū)的連接。器件的所有功能均可由一個GLB或多個GLB級聯完成。

2　測試系統對接口電路的功能要求

　　接口電路是VXI系統資源到被測對象的信號通路，其作用在于控制信號的分配、轉接和調理。主要功能包括：連接來自VXI模塊的信號送往被測對象的電纜；部分VXI資源直接輸出的通路轉換和選擇；對部分信號的預處理。3　VXI接口電路對ISP器件的要求VXI接口電路要求接口芯片嚴格遵守VXI總線的電子技術規(guī)范以及電磁兼容性規(guī)范等。它對ISP器件有以下具體要求：
　?。?）專用輸入和I／O引腳能夠監(jiān)測并防止低于－1．5V電壓的出現。
　?。?）每個I／O單元可獨立編程為組合輸入、寄存器輸入、鎖存輸入、輸出或帶有三態(tài)控制的雙向I／O引腳。
　?。?）接收邏輯高電平門限在2．0V以上，低電平門限在0．8V以下。
　　Lattice公司的ISPLSI1032器件是當今世界上速度較快、密度范圍較廣的器件，它的系統速度可達180MHz，可以相當于43750個PLD門。它具有最大的靈活性，硬件可以重新組態(tài)。它完全符合VXI總線的規(guī)范，可以滿足VXI對接口器件的要求。

電路中每個繼電器的狀態(tài)由控制端口的兩個狀態(tài)控制，當狀態(tài)符合條件時繼電器的狀態(tài)發(fā)生跳變，并保持此狀態(tài)到下次跳變?yōu)橹埂Ｓ捎赽lock語句是并行執(zhí)行，所以在程序中沒有采用process語句。

1　郭勇，肖明清，薛剛．VXI接口控制器的設計與實現．計算機自動測量與控制，2001（4）
2　侯伯亨，顧新．VHDL硬件描述語言與數字邏輯電路設計．西安：西安電子科技大學出版社，1997
3　趙不賄．在系統可編程器件與開發(fā)技術．北京：機械工業(yè)出版社，2001，6
4　黃正瑾．在系統編程技術及其應用．南京：東南大學出版社，1997，8