基于HMC704LP4的一種X波段跳頻源設(shè)計方案（二）

3 電路設(shè)計與實現(xiàn)

　　3.1 HMC704LP4簡介

　　HMC704LP4是Hittite公司2011年4月推出的一款低相噪小數(shù)分頻鎖相環(huán)芯片，其最高工作頻率可達8 GHz，具有整數(shù)模式和小數(shù)模式，包括鑒相器，精密電荷泵，參考分頻器R，可編程分頻器N，Delta-sigma調(diào)制器以及緩沖放大電路等。

　　其主要性能指標如下：

　?。?）噪聲基底在整數(shù)模式下為-233 dBc/Hz，小數(shù)模式下為-230 dBc/Hz;

　?。?）采用Delta-sigma調(diào)制技術(shù)改善了分數(shù)雜散性能并有周期滑步抑制功能：

　?。?）最高參考輸入頻率高達350 MHz，在整數(shù)模式下鑒相頻率最高為115 MHz，在小數(shù)模式下鑒相頻率最高為100 MHz，最小可至DC;

　?。?）該芯片有八個供電引腳，其中電荷泵部分的供電電壓為5 V，其他供電均為3.3 V;5 V電流典型值6 mA;3.3 V電流典型值52 mA;

　　（5）三線SPI串口控制。分為HMC模式和開放模式兩種；

　　（6）體積?。?4引腳4×4mm SMT封裝。

　　3.2 環(huán)路濾波器的設(shè)計

　　環(huán)路濾波器設(shè)計是鎖相環(huán)設(shè)計的關(guān)鍵部分。環(huán)路濾波器處于鑒相器和VCO之間，可以濾除來自晶振的噪聲，鑒相器本身的輸出噪聲和載頻分量，濾除雜散，還可以濾除來自VCO的噪聲，但最重要的是建立起環(huán)路的動態(tài)特性。

　　濾波器設(shè)計時帶寬需要折中考慮。帶寬小，呵降低近端相噪，環(huán)路鎖定時間長。帶寬大，環(huán)路鎖定時間短，但會引入?yún)⒖茧s散。本設(shè)計借助于Hittite PLL Design設(shè)計濾波器。該軟件是Hittite公司推出的鎖相環(huán)輔助設(shè)計軟件，可以仿真鎖相環(huán)的相噪特性、環(huán)路特性等?？赏ㄟ^修改環(huán)路帶寬、相位裕量、零極點等來修改各參數(shù)值。本系統(tǒng)采用四階有源濾波器。電路如圖2所示。

　　其中Cb=100 nF;Rb1=Rb2=1 kΩ；C1=150 pF;C2=3.3 nF，R2=510 Ω，C3=68 pF;R3=510 Ω，C4=15 pF;R4=1.5 kΩ。此時的環(huán)路帶寬280 kHz，相位裕度為60°。

　　3.3 電路設(shè)計與軟件實現(xiàn)

　　本跳頻源輸出X波段頻率，電路基板采用ROGERS 4350B （介電常數(shù)3.48，厚度0.508 mm），各部分電路必須具有良好隔離和屏蔽。整個電路放在鋁腔體中，以保證內(nèi)部和外部的電磁隔離。腔體分為上下兩層。鎖相環(huán)電路放在上層。電源板和控制電路放在下層。為了獲得好的相噪指標，對系統(tǒng)的供電設(shè)計要特別注意。系統(tǒng)供電包括+15V、+5 V和+3.3 V.+15 V、+5 V由電源板經(jīng)過濾波后直接給鎖相環(huán)電路供電。+3.3 V由+5 V經(jīng)LDO產(chǎn)生。各+5 V電源之間用磁珠進行隔離，各+3.3 V電源間也果用磁珠進行隔離。

　　HMC704寄存器較多，配置起來比較復(fù)雜，是設(shè)計難點之一。我們采用ALTEra公司的 FPCAEP1C3T14417對HMC704進行配置。通過SPI串口用開放模式配置，可以減少配置