用PAC-Designer 設(shè)計(jì)濾波器

用PAC-Designer 設(shè)計(jì)濾波器

近年來，數(shù)字系統(tǒng)的EDA技術(shù)及可編程邏輯器件的發(fā)展極大地改變了傳統(tǒng)電子系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方法，但是模擬電路的設(shè)計(jì)手段似乎還停滯不前。現(xiàn)在，由美國Lattice公司推出的模擬電路在系統(tǒng)可編程技術(shù)ispPAC使這種情況發(fā)生了變化，為模擬電路的設(shè)計(jì)自動化翻開了新的一頁。

ispPAC 及PAC-Designer的特點(diǎn)
　　與數(shù)字系統(tǒng)的在系統(tǒng)可編程技術(shù)類似，模擬電路的在系統(tǒng)可編程技術(shù)允許設(shè)計(jì)者使用開發(fā)軟件在計(jì)算機(jī)中設(shè)計(jì)和修改模擬電路，并通過編程電纜將設(shè)計(jì)方案下載到可編程模擬器件中，從而加快設(shè)計(jì)進(jìn)程，提高系統(tǒng)設(shè)計(jì)的準(zhǔn)確性，為電子系統(tǒng)設(shè)計(jì)人員開發(fā)產(chǎn)品提供了一條嶄新的途徑。目前由Lattice公司推出的在系統(tǒng)可編程模擬器件有ispPAC10、ispPAC20和ispPAC80三種，這些芯片都是基于E2CMOS編程，支持JTAG編程方式，可編程十萬余次。ispPAC器件的開發(fā)軟件為PAC-Designer，采用原理圖輸入方式，并能對設(shè)計(jì)電路作幅頻特性和相頻特性仿真。
　　PAC-Designer軟件在濾波器的設(shè)計(jì)方面獨(dú)具特色，其內(nèi)部集成了不同的宏功能，在宏功能中可以選擇濾波器的類型(如巴特沃斯或賽貝謝夫)和參數(shù)(增益、截止頻率、品質(zhì)因數(shù)等)來實(shí)現(xiàn)所需的濾波器。

ispPAC10的內(nèi)部結(jié)構(gòu)
　　ispPAC10是Lattice公司推出的在系統(tǒng)可編程模擬器件，采用非易失性數(shù)字E2CMOS技術(shù)，其內(nèi)部由四個(gè)完整的模擬宏單元PACBlock組成，每個(gè)PACBlock又由運(yùn)放、電阻和電容組成，如圖1所示。芯片無需外圍元件就可以靈活實(shí)現(xiàn)精密濾波器、求和、求差、增益、衰減和積分等基本模擬功能。用ispPAC10設(shè)計(jì)電路時(shí)，PACBlock中的運(yùn)放增益可在-10～+10之間進(jìn)行調(diào)節(jié)，電容可以在一組固定值之中進(jìn)行選擇，運(yùn)放與一系列的反饋電容組合可以產(chǎn)生120種可編程電路，頻率范圍在10kHz至100kHz之間，從而完成不同的電路功能。

用PAC-Designer和ispPAC10設(shè)計(jì)濾波器

　　用手工設(shè)計(jì)二階濾波器時(shí)，需要通過理論公式不斷修訂各元件參數(shù)，最后才能滿足電路指標(biāo)的要求，而Pspice和EWB等軟件一般只能進(jìn)行模擬仿真，而且仿真實(shí)現(xiàn)的電路還必須通過分離元件來完成實(shí)際電路。
　　采用ispPAC10設(shè)計(jì)帶通或低通濾波器時(shí)，不需要任何外部元器件就可以對整個(gè)電路的增益、Q值和截止頻率進(jìn)行調(diào)整。通過設(shè)定運(yùn)放增益和電容參數(shù)，可以將PACBlock配置成可編程的單極性低通濾波器或積分器，在ispPAC10內(nèi)部的幾個(gè)PACBlock還能夠連接在一起組成更高級數(shù)的濾波器。
　　用PAC-Designer宏功能，只要輸入濾波器的參數(shù)，系統(tǒng)就會根據(jù)設(shè)計(jì)要求算出反饋電容、電阻及各運(yùn)放的增益等參數(shù)，然后在電路圖編程環(huán)境中進(jìn)行電路布線，修改其參數(shù)值。具體過程是，首先打開Tool菜單，選擇Run Macro，彈出如圖2所示的宏功能對話框，選擇“ispPAC10 Bipuad.exe”，在參數(shù)輸入對話框中填入F0=2kHz，Q=0.707，DC Gain=2，在Optimize中選擇F0，就可得到截止頻率為2kHz，Q為0.707，增益為2的二階低通濾波器，圖4是濾波器的原理及內(nèi)部接線圖。保存原理圖，再對其進(jìn)行幅頻及相頻特性仿真，仿真結(jié)果如圖5所示。觀察波形，確認(rèn)各項(xiàng)參數(shù)指標(biāo)無誤后，最后將設(shè)計(jì)下載至ispPAC10芯片中。設(shè)計(jì)方案的下載是通過編程電纜將計(jì)算機(jī)的并行口和被編程器件連在一起來實(shí)現(xiàn)的，接口符合IEEE1149.1JTAG標(biāo)準(zhǔn)。如果目標(biāo)電路板上有多個(gè)可編程器件，需采用菊花鏈的連結(jié)方式將幾個(gè)器件連在一起。

結(jié)束語
　　在系統(tǒng)可編程模擬器件及設(shè)計(jì)工具的出現(xiàn)，使模擬電子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法發(fā)生了很大變化。運(yùn)用PAC-Designer及ispPAC系列芯片設(shè)計(jì)濾波器及其他模擬電子線路，將大大縮短產(chǎn)品的開發(fā)周期，提高系統(tǒng)的可靠性并減少制造成本，應(yīng)用前景非常廣闊。