最詳盡32位MCU低功耗設計考量與經(jīng)典范例參考（三）

電源系統(tǒng)的考量

　　在多電源系統(tǒng)的應用上，必須考慮低功耗 MCU 的內部電源規(guī)劃或自動切換，以下以市電/備用電池雙電源系統(tǒng)及內建 USB 介面，但平常由電池供電的行動裝置來舉例說明。

　　市電/備用電池雙電源系統(tǒng)：MCU 平常由市電經(jīng)由交直流轉換電路供電，當市電斷電時，經(jīng)由連接在備用電源的獨立供電管腳進行供電，同時在 MCU 內部進行電源切割，并提供一個可靠的備用電源自動切換開關，確保市電正常供電時備用電池不會持續(xù)被消耗。但仔細考慮，其實有兩種狀況可能發(fā)生，一種是備用電池僅供電給部分低耗電的周邊電路，例如 32.768K 晶振、RTC 時鐘電路、資料備份寄存器等。當市電來時 MCU 將重新啟動。另外一種狀況是當市電斷電時，有可能 MCU 及部分周邊電路會被喚醒工作，然后再次進入待機模式。智慧型電表就是此類應用的典型代表。在此種應用中，備用電池需要供電給整顆 MCU，所以電源自動切換開關必須能承受更高的電流，相對成本也較高。

　　內建 USB 介面行動裝置：此類裝置平時由兩節(jié)電池供電或鋰電池供電，工作電壓可能為 2.2V 到 3V，當連接到 USB 時，USB介面轉由 VBUS 供電。此類低功耗 MCU 如果沒有內建 5V 轉 3V 的 USB 介面 LDO將會產(chǎn)生下列問題，當連接 USB 時必須由外掛的 LDO 將 USB VBUS 的 5V 電源轉換為 3V 電源同時提供給 MCU VDD及 USB 介面電路，但又必須避免 LDO 輸出的 3V 電源與離線操作時的電池電源發(fā)生沖突，將會需要外加電源管理電路，增加系統(tǒng)成本及復雜度。

　　豐富的喚醒機制及快速喚醒時間

　　有許多的系統(tǒng)應用場合，需要由外部的單一訊號、鍵盤或甚至串列通訊信號來激發(fā) MCU 啟動整體系統(tǒng)的運作。在未被激發(fā)的時候，微控器或甚至大部分的整機需要處于最低耗電的待機狀態(tài)，以延長電池的壽命。能夠在各式需求下被喚醒，也成為微控器的重要特征。MCU 能擁有各式不同的喚醒方式，包括各I/O 可作為激發(fā)喚醒的通道，或是由I2C、UART、SPI的通道作為被外界元件觸發(fā)喚醒，或使用內、外部的超低耗電時鐘源，透過 Timer 來計時喚醒。諸多的喚醒機制，只要運用得當，并配合微控器的低耗電操作切換模式，可以使 MCU 幾乎時時處于極低功耗的狀況。

　　配有快速、高效率內核的 MCU，可以在每次喚醒的當下短暫時間里，完成應有的運作與反應，并再次進入深層的低待機模式，以此達到平均耗能下降的目的。但是，如果喚醒后開始執(zhí)行微指令的時間因為某些因素而拖延的很長，將會使降低總體耗電的目標大打折扣，甚至達不到系統(tǒng)反應的要求。因此，有些 MCU，配合起振時間的改進，邏輯設計的配合，使得喚醒后執(zhí)行指令的時間至少降到數(shù)個微秒之內。

　　低功耗類比周邊及存儲器

　　低功耗 MCU 在運行時除了 CPU 內核及被致能的數(shù)字周邊電路在工作外，越來越多被整合到內部的類比周邊電路也是耗電的主要來源。以最簡單的 while （1）; 執(zhí)行序來分析運行功耗，共包含下列耗電來源： CPU 內核、時鐘振蕩器、嵌入式閃存、及LDO 本身的消耗電流。代入以下典型值數(shù)據(jù)將會更清楚顯示各個部分對耗電的影響：

　　運行頻率 12MHz，MCU 電壓 3V，LDO 輸出 1.8V 供給 CPU 內核、記憶體及其他數(shù)字電路

　　低功耗Cortex-M0內核：600 μA

　　嵌入式閃存：1.5 mA

　　低功耗12MHz 晶震電路：230 μA

　　LDO本身的靜態(tài)消耗電流：70 μA

　　總和=0.6+2+0.23+0.07=2.4 mA，平均功耗約 200μA/MHz

　　其中耗電比例最高的是嵌入式閃存。如果要運行在更高頻率，通常會啟動內建的 PLL 提供更高頻率的時鐘源，在 1.8V 供電的典型 PLL，12MHz 輸入輸出 48 MHz工作電流約為 1 ~ 2mA，如果不能有效降低 PLL 耗電，對高頻工作的低