新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 低成本、低功耗的同步解調(diào)器的設(shè)計(jì)

低成本、低功耗的同步解調(diào)器的設(shè)計(jì)

作者: 時(shí)間:2018-08-21 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://2s4d.com/article/201808/387323.htm

集成式同步解調(diào)器

ADA2200集成式同步解調(diào)器采用獨(dú)特的電荷共享技術(shù)來執(zhí)行模擬域內(nèi)的分立式時(shí)間信號處理。該器件的信號路徑由輸入緩沖器、FIR抽取濾波器(進(jìn)行抗混疊濾波)、可編程IIR濾波器、相敏檢波器以及差分輸出緩沖器組成。其時(shí)鐘生成功能可將激勵(lì)信號與系統(tǒng)時(shí)鐘同步。通過SPI兼容接口可配置可編程特性。

24位Σ-Δ型ADC AD7192生成的4.92 MHz時(shí)鐘用作主機(jī)時(shí)鐘。ADA2200生成濾波器和PSD時(shí)鐘所需的一切內(nèi)部信號,此外還在RCLK引腳上生成激勵(lì)信號。該器件將主機(jī)時(shí)鐘進(jìn)行1024 分頻,以便生成4.8 kHz信號,控制CMOS開關(guān)。CMOS開關(guān)將低噪聲3.3 V源轉(zhuǎn)換為LVDT的方波激勵(lì)信號。用于激勵(lì)源的3.3 V電源還用作ADC基準(zhǔn)電壓源,因此電壓源中的一切漂移都不會降低測量精度。在滿量程位移處,LVDT輸出1.6 V峰峰值輸出電壓。

抗混疊濾波

LVDT輸出和ADA2200輸入之間的RC網(wǎng)絡(luò)為LVDT輸出信號提供低通濾波,同時(shí)產(chǎn)生使解調(diào)器輸出信號最大所需的相對相移。如前所述,圖2b顯示了最大PSD輸出發(fā)生在相對相移為0°或180°處。ADA2200具有90°相位控制,因而還可以使用±90°相對相位失調(diào)。

解調(diào)頻率奇數(shù)倍的信號能量將出現(xiàn)在輸出濾波器的通帶內(nèi)。FIR抽取濾波器實(shí)現(xiàn)抗混疊濾波,能為這些頻率提供至少50 dB衰減。

如有需要,IIR濾波器可提供額外的濾波或增益。由于IIR濾波器在相敏檢波器前面,其相位響應(yīng)將會影響PSD信號輸出帶寬。設(shè)計(jì)濾波器響應(yīng)時(shí),必須考慮這一點(diǎn)。

輸出濾波器

應(yīng)選擇輸出濾波器的通帶,使其匹配待測參數(shù)的帶寬,但限制系統(tǒng)的寬帶噪聲。輸出低通濾波器必須還要能夠抑制PSD偶數(shù)倍產(chǎn)生的輸出雜散。

該電路使用Σ-Δ型ADC AD7192內(nèi)置的LPF.它可以通過編程實(shí)現(xiàn)sinc3或sinc4響應(yīng),并且傳遞函數(shù)在輸出數(shù)據(jù)速率的倍數(shù)處為零。

將ADC的輸出數(shù)據(jù)速率設(shè)為解調(diào)頻率可以抑制PSD輸出雜散。ADC的可編程輸出數(shù)據(jù)速率用作可選帶寬輸出濾波器??捎玫妮敵鰯?shù)據(jù)速率(fDATA)為 4.8 kHz/n,其中1≤n≤1023.因此,ADC對每個(gè)輸出數(shù)據(jù)數(shù)值的n個(gè)解調(diào)時(shí)鐘周期內(nèi)求解調(diào)器輸出的平均值。由于主機(jī)時(shí)鐘和ADC時(shí)鐘同步,ADC輸出濾波器傳遞函數(shù)的零點(diǎn)將直接落在調(diào)制頻率的每一個(gè)諧波上,并且抑制任意n值的所有輸出雜散。

圖6顯示了歸一化為ADC輸出數(shù)據(jù)速率的sinc3傳輸函數(shù)。

可編程輸出數(shù)據(jù)速率具有噪聲和帶寬/建立時(shí)間之間的直觀權(quán)衡取舍關(guān)系。輸出濾波器噪聲帶寬為0.3×fDATA、3 dB頻率為0.272×fDATA,建立時(shí)間為3/fDATA.

在最高4.8 kHz輸出數(shù)據(jù)速率下,ADC數(shù)字濾波器具有1.3 kHz左右的3 dB帶寬。在不超過此頻率的范圍內(nèi),解調(diào)器和ADC之間的RC濾波器相對平坦,最大程度降低了ADC的帶寬要求。在最大數(shù)據(jù)速率較低的系統(tǒng)中,RC濾波器轉(zhuǎn)折頻率可以按比例降低。

噪聲性能

該電路的輸出噪聲是ADC輸出數(shù)據(jù)速率的函數(shù)。表1顯示數(shù)字化數(shù)據(jù)相對于ADC采樣速率的有效位數(shù),假設(shè)滿量程輸出電壓為2.5 V.噪聲性能與LVDT內(nèi)核位置無關(guān)。

表1.噪聲性能與帶寬的關(guān)系

如果ADA2200輸出噪聲與頻率無關(guān),則預(yù)計(jì)有效位數(shù)將在輸出數(shù)據(jù)速率每4×下降時(shí)增加一位。ENOB在較低輸出數(shù)據(jù)速率下不會上升太多,這是由于ADA2200輸出驅(qū)動(dòng)器的1/f噪聲所導(dǎo)致的;該噪聲在較低的輸出數(shù)據(jù)速率下成為噪底的主要成分。

線性度

首先在±2.0 mm內(nèi)核位移處執(zhí)行一次兩點(diǎn)校準(zhǔn)即可測量線性度結(jié)果。由這些測量結(jié)果可確定斜率和失調(diào),從而實(shí)現(xiàn)最佳直線擬合。然后,在±2.5 mm滿量程范圍內(nèi)測量內(nèi)核位移。從直線數(shù)據(jù)中減去測量數(shù)據(jù)即可確定線性度誤差。

圖7.位置線性度誤差與LVDT內(nèi)核位移的關(guān)系

用于電路評估的E系列LVDT線性度額定值為±0.5%(±2.5 mm位移范圍)電路性能超過了LVDT的規(guī)格。

功耗

電路總功耗為10.2 mW,包括驅(qū)動(dòng)LVDT的6.6 mW以及電路其余部分的3.6 mW.電路SNR可以通過增加LVDT激勵(lì)信號而得到改善,但代價(jià)是功耗更高?;蛘撸梢酝ㄟ^降低LVDT激勵(lì)信號從而降低功耗,同時(shí)使用低功耗雙通道運(yùn)算來放大LVDT輸出信號,以便保留電路的SNR性能。

結(jié)論

同步解調(diào)可以解決很多信號調(diào)理所共有的特性挑戰(zhàn)。低于1 MHz激勵(lì)頻率且動(dòng)態(tài)范圍要求為80 dB至100 dB的系統(tǒng)可以采用低成本、低功耗模擬電路;該方法所需的數(shù)字后處理極少。了解相敏檢波器的工作原理以及輸出端的噪聲特性是確定系統(tǒng)濾波器要求的關(guān)鍵。


上一頁 1 2 下一頁

關(guān)鍵詞: 傳感器 放大器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉