新聞中心

EEPW首頁 > 測試測量 > 設(shè)計(jì)應(yīng)用 > PCIe 3.0的接收機(jī)物理層測試方案

PCIe 3.0的接收機(jī)物理層測試方案

作者: 時(shí)間:2017-02-06 來源:網(wǎng)絡(luò) 收藏


PCIE 3.0接收端抖動(dòng)容限測試設(shè)置及連接示意圖及測試結(jié)果:



接收機(jī)測試推薦使用的碼型為Modified Compliance Pattern;對于Add-In Card被測件來說,誤碼測試儀輸出的100MHz的時(shí)鐘需要連接到CBB板的時(shí)鐘輸入端口;對于System被測件來說,CLB板上來自于被測系統(tǒng)的100MHz時(shí)鐘輸出需要連接到誤碼儀的參考時(shí)鐘輸入,經(jīng)過規(guī)范要求的PLL濾波后,用于驅(qū)動(dòng)儀器的信號傳輸。誤碼儀做誤碼檢測時(shí)需要過濾到為了信號同步而插入的SKP碼。

上一頁 1 2 3 下一頁

關(guān)鍵詞: PCIe接收機(jī)物理層測

評論


技術(shù)專區(qū)

關(guān)閉