等精度頻率計(jì)的實(shí)現(xiàn)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
等精度測(cè)頻的原理圖如圖2所示。圖中，預(yù)置軟件閘門(mén)信號(hào)GATE是由FPGA的定時(shí)模塊產(chǎn)生，GATE的時(shí)間寬度對(duì)測(cè)頻精度的影響較少，故可以在較大的范圍內(nèi)選擇。這里選擇預(yù)置閘門(mén)信號(hào)的長(zhǎng)度為1s。圖中的CNT1和CNT2是2個(gè)可控的32位高速計(jì)數(shù)器，CNT1_ENA和CNT2_ENA分別是其計(jì)數(shù)使能端，基準(zhǔn)頻率信號(hào)f0從CNT1_CLK輸入，待測(cè)信號(hào)fx從CNT2的時(shí)鐘輸入端CONT2_CLK輸入，并將fx接到D觸發(fā)器的clk端。測(cè)量時(shí)，由FPGA的定時(shí)模塊產(chǎn)生預(yù)置的GATE信號(hào)，在GATE為高電平，并且fx的上升沿時(shí)，啟動(dòng)2個(gè)計(jì)數(shù)器，分別對(duì)被測(cè)信號(hào)和基準(zhǔn)信號(hào)計(jì)數(shù)，關(guān)閉計(jì)數(shù)閘門(mén)必須滿足，GATE為低電平，且在fx的上升沿。若在一次實(shí)際閘門(mén)時(shí)間Tx中，計(jì)數(shù)器對(duì)被測(cè)信號(hào)的計(jì)數(shù)值為Nx，對(duì)標(biāo)準(zhǔn)信號(hào)的計(jì)數(shù)值為N0，而標(biāo)準(zhǔn)信號(hào)的頻率為f0，則被測(cè)信號(hào)的頻率為fx，則fx=(N0／Ns)f0。圖2中的所有功能都在FPGA端實(shí)現(xiàn)。本文引用地址：http://2s4d.com/article/195309.htm
圖2所示的單元完成了等精度測(cè)頻的核心部分，在實(shí)際應(yīng)用中多數(shù)時(shí)候需要將測(cè)量的結(jié)果通過(guò)顯示設(shè)備進(jìn)行顯示。從圖2可以看出本設(shè)計(jì)由于設(shè)計(jì)了鎖存單元，將計(jì)數(shù)結(jié)果和一些控制信號(hào)進(jìn)行了鎖存處理，便于與單片機(jī)或者其他的單片機(jī)(MCU)相連，因此在該FPGA實(shí)現(xiàn)的核心單元基礎(chǔ)上連接MCU，容易實(shí)現(xiàn)計(jì)數(shù)值到實(shí)際頻率值以及相應(yīng)的周期值之間的轉(zhuǎn)換，并通過(guò)MCU控制顯示設(shè)備將最終需要顯示的結(jié)果信息進(jìn)行顯示。FPGA器件與單片機(jī)硬件接口電路框圖如圖3所示。圖3中的等精度頻率測(cè)量模塊和鎖存模塊都由Altera公司的FPGA器件EP1C3T100C6實(shí)現(xiàn)，等精度計(jì)數(shù)模塊的輸出結(jié)果為2個(gè)32 bit的數(shù)據(jù)，為了方便與單片機(jī)連接，該2個(gè)32 bit數(shù)據(jù)由在FPGA器件內(nèi)部的鎖存器分8次鎖存輸出，單片機(jī)每次讀取8 bit，連續(xù)讀取8次即可，讀取的Nx和N0的計(jì)數(shù)值經(jīng)過(guò)單片機(jī)按照等精度頻率計(jì)算公式換算成實(shí)際頻率值，最后通過(guò)DM12864進(jìn)行顯示。
3 測(cè)量結(jié)果的誤差分析
采用高精度信號(hào)源輸出不同頻率的正弦波信號(hào)，經(jīng)過(guò)信號(hào)調(diào)理電路，整形得到的方波信號(hào)提供給FPGA進(jìn)行計(jì)數(shù)測(cè)量，將測(cè)量結(jié)果與高精度信號(hào)源輸出的頻率相比較，計(jì)算其誤差，如表1所示。
表l給出了各種頻率的測(cè)量結(jié)果和誤差。結(jié)果顯示，本設(shè)計(jì)在1Hz～20MHz全范圍內(nèi)的測(cè)量誤差小于2×10-6。從圖4可以看出測(cè)量結(jié)果的誤差分布在同一個(gè)數(shù)量級(jí)附近，達(dá)到了等精度測(cè)量的目的。在實(shí)際測(cè)試中發(fā)現(xiàn)，如果提高系統(tǒng)晶振的頻率或者提高晶振的精度級(jí)別，頻率測(cè)量的誤差還會(huì)進(jìn)一步降低。
4 結(jié)束語(yǔ)
詳細(xì)介紹了等精度測(cè)量的原理，并給出等精度測(cè)量的思想在FPGA上實(shí)現(xiàn)的方法。測(cè)試結(jié)果表明該等精度測(cè)量方案誤差非常小，在測(cè)量范圍內(nèi)誤差恒定。該設(shè)計(jì)方案對(duì)測(cè)量頻率實(shí)現(xiàn)設(shè)計(jì)具有一定的借鑒。
評(píng)論