基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)的設(shè)計(jì)

其中存儲器是由兩個(gè)寬度為4位、深度為1024的雙口RAM采用并聯(lián)的方式構(gòu)成的。連接方法如圖5所示。

通過DIA端口將數(shù)據(jù)寫入雙口RAM，通過DOB端口將數(shù)據(jù)讀出，WEA和JENA接VCC，即接高電平，使雙口RAM的A部分工作在寫入狀態(tài)，在CLKA的上升沿通過DIA將數(shù)據(jù)寫入雙口RAM；WEB接GND，即接低電平；ENB接VCC，即接高電平，使雙口RAM的B部分工作在輸出狀態(tài)，在CLKB的上升沿通過DOB將數(shù)據(jù)輸出雙口RAM。
1．4 數(shù)據(jù)的分區(qū)存儲
本系統(tǒng)采用一片F(xiàn)LASH存儲器，該芯片有128M Byte的容量，根據(jù)計(jì)算32M Byte的容量就可以把需要采集的數(shù)據(jù)全部記錄下來，所以把存儲器按其塊地址順序分為4個(gè)區(qū)，每個(gè)區(qū)均為32M Byte。測試系統(tǒng)上電復(fù)位后首先進(jìn)入的是自檢狀態(tài)，每次順序檢測第1區(qū)中是否有數(shù)據(jù)，如果沒有則把該次啟動(dòng)的采集的數(shù)據(jù)順序?qū)懭氲趌區(qū)中，直到第1區(qū)存儲完成，則停止記錄并且系統(tǒng)斷電。斷電后再一次啟動(dòng)采集也一樣首先檢測第一塊中是否有數(shù)據(jù)，有數(shù)據(jù)則檢測下一塊是否有數(shù)據(jù)，若沒有數(shù)據(jù)，則順序把從FIFO中上傳的導(dǎo)彈飛行數(shù)據(jù)寫入存儲器，如果有數(shù)據(jù)，則依次地址跳到下下一塊，采集滿則停止，依次類推，直到把4個(gè)區(qū)都寫入了數(shù)據(jù)，則不論怎么啟動(dòng)采集也不會把數(shù)據(jù)覆蓋再寫入，除非執(zhí)行擦除操作把存儲器中的數(shù)據(jù)清空。

這種多次啟動(dòng)系統(tǒng)，存儲器分區(qū)記錄的技術(shù)使系統(tǒng)具有一定的冗余設(shè)計(jì)，雖然不能從根本上消除誤啟動(dòng)而造成整個(gè)試驗(yàn)的失敗，但是該技術(shù)在實(shí)際試驗(yàn)中具有十分重大的意義。

2 系統(tǒng)的灌封技術(shù)
采集存儲系統(tǒng)需工作在高溫高壓等惡劣環(huán)境下，因此最重要的是它的防護(hù)結(jié)構(gòu)的設(shè)計(jì)。在結(jié)構(gòu)設(shè)計(jì)上采用了抗高沖擊的結(jié)構(gòu)設(shè)計(jì)技術(shù)，主要包括：緩沖保護(hù)技術(shù)、灌封保護(hù)技術(shù)，力求能夠最好的保護(hù)好存儲模塊。圖7是采集存儲器的可靠性結(jié)構(gòu)示意圖。圖7采集存儲器可靠性結(jié)構(gòu)示意圖

3 創(chuàng)新性說明
本文介紹了一種基于FPGA的多路數(shù)據(jù)采集存儲系統(tǒng)的設(shè)計(jì)方法及其可靠性結(jié)構(gòu)設(shè)計(jì)，該系統(tǒng)存儲容量大，體積小，可工作在高溫、高壓、強(qiáng)沖擊、強(qiáng)振動(dòng)、高過載等惡劣環(huán)境下。采用了存儲器分區(qū)存儲技術(shù)，可以避免誤操作將有用數(shù)據(jù)覆蓋。該系統(tǒng)已投入使用，性能優(yōu)，值得推廣。