新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的VGA時序彩條信號實現

基于FPGA的VGA時序彩條信號實現

作者: 時間:2009-08-26 來源:網絡 收藏

3 及彩條產生模塊設計
3.1 產生模塊
信號產生模塊包括行點數計數器h_cnt、場行數計數器v_cnt、行同步產生狀態(tài)機h_state和場同步產生狀態(tài)機v_state等。其中,行點數計數器是800進制計數器,場行數計數器是525進制計數器。行同步狀態(tài)機h_state有h_video,h_front,h_sync, h_back四種狀態(tài),它根據行點數計數器的計數值來進行狀態(tài)轉換;場同步狀態(tài)機v_state有v_video,v_Front,v_sync, v_Back四種狀態(tài),它根據場行數計數器的計數值來進行狀態(tài)翻轉。這兩個狀態(tài)機的狀態(tài)轉移圖分別如圖3和圖4所示。

本文引用地址:http://2s4d.com/article/191946.htm

當行狀態(tài)機h_state復位時,即進入h_video狀態(tài),它對應每行的有效顯示區(qū)域。行計數器h_cnt對25 MHz的點時鐘進行計數,當行計數器h_cnt的計數值到達639時,行同步狀態(tài)機即進入行消隱前肩h_front狀態(tài);當h_cnt的計數值為663 時,行同步狀態(tài)機進入行同步狀態(tài)h_sync,此時,行同步信號Hs輸出低電平。當h_cnt的計數值為759時,狀態(tài)機即進入行消隱后肩h_back狀態(tài);當行狀態(tài)機為h_front,h_sync,h_back狀態(tài)時,行消隱信號輸出低電平。當h_cnt的計數值為799時,行同步狀態(tài)機進人 h_video狀態(tài),同時,行計數器的同步復位信號為高電平,使行計數器復位。
場狀態(tài)機v_state開始時進入v_video狀態(tài),對應每場的有效顯示行,場計數器v_cnt的計數值每行加1。當場計數器的計數值到達479時,場狀態(tài)機翻轉,進入場消隱前肩v_ront狀態(tài);當v_cnt的值為497時,狀態(tài)機v_state進入場同步狀態(tài)v_sync,場同步信號Vs此時輸出低電平;當v_cnt的值為499時,狀態(tài)機v_state進入場消隱后肩v_back狀態(tài);當v_cnt的值為524時,狀態(tài)機v_state又翻轉進入 v_video狀態(tài),同時輸出高電平到場計數器v_cnt的同步清零端使其清零。當場狀態(tài)機v_state的狀態(tài)為v_Front,v_sync, v_Back三種狀態(tài)時,場消隱信號輸出低電平,其余時刻為高電平。行、場消隱信號的邏輯與即為復合消隱信號。
3.2 VGA彩條信號產生模塊
彩條信號產生模塊包括了彩條模式控制、豎彩條發(fā)生和橫彩條發(fā)生等三個模塊。豎彩條發(fā)生模塊根據行點數器h_cnt的計數值來產生彩條,其流程圖如圖5所示。它對行點數計數器的數值進行判斷,每80條豎線生成一種豎彩條,共8種豎彩條橫彩條發(fā)生模塊與豎彩條發(fā)生模塊相似。它根據場行數計數器v_cnt的計數值來產生橫彩條,流程圖如圖6所示。每60條掃描線為一個彩條寬度,共8種橫彩條模式。計數器mode的值又決定著輸出彩條信號的類型,當mode為0 時,輸出的彩條為豎彩條;當mode為1時,輸出的彩條橫彩條。



關鍵詞: FPGA VGA 時序 信號

評論


相關推薦

技術專區(qū)

關閉