基于FPGA的RCN226絕對式編碼器通信接口設計
加入技術交流群
然后編碼器從最低有效位(LSB)開始發(fā)送絕對位置值。
其長度取決于所用的編碼器，RCN226的絕對位置值為26位。位置值的數(shù)據(jù)發(fā)送以循環(huán)冗余校驗(CRC)結束。在數(shù)據(jù)字結尾處，必須將時鐘信號置為高電平。10至30 μ s后或1．25至3．75 μ s后(系統(tǒng)時鐘大于1MHz時)數(shù)據(jù)線返回低電平。然后，時鐘信號啟動另一次數(shù)據(jù)發(fā)送。本文引用地址：http://2s4d.com/article/191929.htm
2 絕對式編碼器接口的實現(xiàn)
全數(shù)字化交流伺服系統(tǒng)中采用TMS320X2812作為控制器，用以實現(xiàn)位置環(huán)、速度環(huán)和電流環(huán)以及SVPWM、電壓和電流采樣等功能。此外，采用Altera公司的型號為FP1C6的~Cyclone系列FPGA，用以實現(xiàn)與絕對式碼盤接口、譯碼邏輯等功能。同時，在FPGA內(nèi)部實現(xiàn)了256字節(jié)的雙口RAM，用來與DSP之間通過總線實現(xiàn)數(shù)據(jù)傳輸。FPGA部分的功能框圖如圖2P所示。
碼盤接口部分分為發(fā)送模塊、接收模塊、雙口RAM模塊、主程序模塊四部分。由于每次通信時間是嚴格固定的，設系統(tǒng)時鐘為2MHz。FPGA為主叫，向編碼器發(fā)送請求數(shù)據(jù)控制字共6位，需時3 μs，編碼器向FPGA共發(fā)送1個起始位、兩個錯誤位、26位位置值和5位CRC校驗位，共34位的數(shù)據(jù)共需時17 μs，所以每次通信需要20 μs的時間，并且每個時刻具體需要傳遞哪一位數(shù)據(jù)也是嚴格確定的。因此采用基于時基的設計方法。
FPGA內(nèi)部設計了一個時基為20ns的計數(shù)器，每20ns加1，作為整個電路的時基，根據(jù)這個時基來確定每一時刻收到的數(shù)據(jù)具體屬于哪個位。在FPGA 內(nèi)部實現(xiàn)了256bytes的雙口RAM空問，A口具有8位數(shù)據(jù)線，8位地址線，用于與編碼器通信，B口具有16位數(shù)據(jù)線，8位地址線，用于與DSP通信，因為TMS320X2812為16位DSP，所以與FPGA中RAM的數(shù)據(jù)傳遞極為方便。
fpga相關文章:fpga是什么
伺服電機相關文章:伺服電機工作原理
評論