數(shù)字電子技術與EDA技術相結合的探討

通過觀察可以看出，該仿真波形完全符合奇校驗邏輯功能。在Max+PlusⅡ軟件下進行綜合，可以得到8位奇校驗電路的邏輯符號，當其他的設計工作中需要用到8位奇校驗功能時，可以直接調(diào)用此元器件，不必重新設計，簡化了設計工作。
通過EDA技術實現(xiàn)數(shù)字電路設計，可以讓學生嘗試用軟件代替硬件，實現(xiàn)硬件電路軟件化。學生應用EDA技術除了可以實現(xiàn)小規(guī)模的電子電路設計，還可以通過對CPLD，F(xiàn)PGA編程，設計復雜的電路系統(tǒng)。
2．2 應用Max+PlusⅡ分析電路現(xiàn)象
在日常生活中，數(shù)字電路隨處可見，這就要求理論教學必須與實踐教學相結合，達到理論聯(lián)系實際的目的。但是通過總結學生的學習情況發(fā)現(xiàn)，學生并不能很好地將理論與實際聯(lián)系起來，特別是當學生設計好電路進行實驗時，經(jīng)常出現(xiàn)與他們自己分析的理論結果不一致的現(xiàn)象。如果單純的進行理論講解，難以讓學生理解清楚。如何把電路的工作過程形象地展示給學生，對于學生對電路現(xiàn)象的理解至關重要。
例如，在實驗課中使用集成電路74160設計一個模4計數(shù)器，模為4即說明計數(shù)器中應有4個狀態(tài)，共占有4個時鐘周期。在實驗過程中，采用異步清零法設計的學生發(fā)現(xiàn)，他們所設計的電路輸出狀態(tài)為000，001，010，011，100，其中，前4個狀態(tài)中每個狀態(tài)占用一個時鐘周期，第五個狀態(tài)中100的持續(xù)時間非常短，而后計數(shù)器的輸出狀態(tài)為000。面對這種實驗現(xiàn)象，單純從理論的角度出發(fā)講解，學生接受起來很困難。下面，以此為例，通過在Max+PlusⅡ平臺下進行原理圖設計和仿真分析，幫助學生進行電路現(xiàn)象的觀察。圖2是使用74160的異步清零功能設計的模4計數(shù)器。其中，A，B，C，D是并行數(shù)據(jù)輸入端；ENT和ENP是使能端；LDN是同步置數(shù)端；CLRN是異步清零端；QA，QB，QC，QD為計數(shù)器的輸出，仿真波形如圖3所示。