新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的WALLACE TREE乘法器設計

基于FPGA的WALLACE TREE乘法器設計

作者: 時間:2011-11-16 來源:網(wǎng)絡 收藏

下面對2個3:2 CSA壓縮器合并成一個6:4壓縮器單元運算邏輯做理論推導,其中:
,形成一個直通電路。

本文引用地址:http://2s4d.com/article/190974.htm

e.JPG


從圖3可以看出, 的6:4壓縮器單元只用一個slice就可以實現(xiàn)。而幾乎所有Xilinx的器件內(nèi)部slice結(jié)構(gòu)都類似,因此該6:4壓縮器在基本的器件中都可以通過此手動編輯方法實現(xiàn),形成一個可供頂層邏輯調(diào)用的硬宏模塊。



關(guān)鍵詞: WALLACE FPGA TREE 乘法器設計

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉