程控濾波器的設計
加入技術交流群
3．2．3 橢圓低通濾波器
采用無源LC橢圓低通濾波器實現(xiàn)，從濾波器設計手冊上查表得四階橢圓無源濾波器在θ=19°，Ωs=3.311時，相應歸一化參數(shù)：C1=1．210 F，C2=0．062 42 F，L2=1．220 H，C3=1．891 F，L4=0．846 9 H。取無源濾波器的端間匹配阻抗為R=510 Ω，截止頻率fp=50 kHz代入公式：本文引用地址：http://2s4d.com/article/188595.htm
式中，Cn，Ln表示歸一化的電容值，電感值；C'n，L'n表示以fp為通帶3 dB衰減的低通濾波電路中所對應的電容值、電感值。計算結(jié)果為：C1=7．56μF，C2=390 pF，L2=1．98 mH，C3=11．81μF，L4=1.38 mH。將上述值轉(zhuǎn)換為標稱值后，得到圖4所示的電路原理圖和仿真波形。
3．3 幅頻特性測試模塊
FPGA由DDS產(chǎn)生0～200 kHz范圍內(nèi)的掃頻信號，DDS產(chǎn)生信號的頻率穩(wěn)定度較高，而且信號的頻率步進和信號幅值控制方便。DDS以Nyquist時域采樣定理為基礎，在時域中進行頻率合成。DDS的基本工作原理：每個參考頻率fs上升沿到來時，N位的相位累加器值便按照頻率控制字K的長度增加一次，輸出所得相位值，正弦查找表將相位信息轉(zhuǎn)化為相應的正弦幅度值。在fs和N一定的情況下，輸出波形頻率由頻率控制字K決定。以一定步進循環(huán)增加頻率控制字K，輸出頻率變化的掃頻信號。
掃頻信號通過被測網(wǎng)絡后，由AD637檢測有效值，即利用各個頻點通過網(wǎng)絡后的有效值在示波器上顯示其幅頻特性圖。AD637的外圍電路簡單，而且當輸入峰峰值大于2 V時，其測量誤差在100 Hz～1 MHz的范圍內(nèi)可忽略。圖5為幅頻特性測試模塊原理框圖。
4 系統(tǒng)軟件設計
系統(tǒng)軟件設計主要有3部分：(1)設置放大器的增益，控制高低通等濾波器的切換并設定其截止頻率；(2)幅頻特性測試．產(chǎn)生DDS信號的頻率控制字，控制頻率步進，測量并顯示信號通過濾波器后的幅值信息；(3)人機交互功能。系統(tǒng)軟件設計采用模塊化思想，模塊內(nèi)部采用層次化設計，將硬件接口處理及初始化部分作為底層的子程序，控制硬件接口的中斷并向上層提供接口讀取數(shù)據(jù)；中間層程序完成底層數(shù)據(jù)的收集和處理，將其結(jié)果上傳至最終的上層功能控制程序；最后主程序通過調(diào)用相關的功能控制模塊實現(xiàn)對整個系統(tǒng)的構建。系統(tǒng)軟件總體流程如圖6所示。
5 測試結(jié)果
(1)用信號源在放大器輸入端輸入峰值為10 mV的正弦信號，在100 Hz～40 kHz范圍內(nèi)，用雙蹤示波器檢測放大器的通頻帶。預置放大器增益，用低頻毫伏表測試輸出信號的有效值并檢測其實際增益，計算增益誤差，檢驗增益步進。測試結(jié)果表明放大器的增益范圍為0～60 dB，步進為10 dB，增益誤差小于0．5％。
評論