新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 高速數字記錄系統(tǒng)中光纖下載卡的邏輯設計

高速數字記錄系統(tǒng)中光纖下載卡的邏輯設計

作者: 時間:2010-02-01 來源:網絡 收藏
ATM模塊和ping64模塊之間接口為標準FIFO接口,設置此FIFO的目的有兩個:一是時鐘域轉換,外部輸入的主時鐘為125MHz,而RocketIO采用32位模式,在2.5Gb/s的速率下,邏輯的主工作時鐘為62.5MHz。而ping64模塊采用PCI總線提供的PCI66MHz時鐘。兩者時鐘不在同一個時鐘域,所以用異步FIFO將時鐘域隔離。二是數據的緩存。根據FIFO的almost full信號產生反壓信號,送交RocketIO,使對端收到反壓信號后,停止發(fā)送數據。

本文引用地址:http://2s4d.com/article/188359.htm


所用Xilinx的RocketIO核其實為aurora 核,這是一個雙向串行數據通信鏈路控制器,能將反壓信號隨數據一起發(fā)往對端。其接口相對簡單,有兩種模式,一種是幀模式,另一種是流模式,可以根據應用靈活選擇。在本項目中采用的是幀模式。

主DMA處理的軟硬件流程
在DMA處理中,采用內存乒乓操作來提高系統(tǒng)的吞吐量。軟件中的驅動采用Windriver開發(fā),其工作主要分三部分。


1 初始化,包括申請內存,配置DMA列表,配置DMA相關寄存器,啟動邏輯開始工作。


2 中斷處理函數。在此函數中,屏蔽中斷,并啟動DPC處理。


3 DPC(延遲過程調用),根據邏輯提供的狀態(tài)標識,將相應的內存塊的數據搬移至硬盤中,然后取消中斷屏蔽,復位狀態(tài)標識,使系統(tǒng)可以接收下一個中斷。


數據的搬移不在中斷處理函數中完成,是由于中斷處理函數具有較高的優(yōu)先級,如果將耗時的數據搬移放在這里進行,會明顯降低系統(tǒng)的響應時間。而DPC的優(yōu)先級在所有的外部中斷之下,不會因此而降低對其他外部中斷的響應速度。


主DMA邏輯的主要工作是讀取驅動配置的DMA列表,根據列表中的內存地址和長度,對內存進行主DMA寫操作。操作完成后,通過置位狀態(tài)標識,通知驅動來讀取數據。狀態(tài)機轉移如圖4所示。

圖4 DMA主狀態(tài)機轉移圖


● IDLE狀態(tài):在此狀態(tài)下,等待軟件的使能信號。使能信號有效則進入JUDGE狀態(tài),否則等待。


● JUDGE狀態(tài):在此狀態(tài)下,判斷乒乓標志。根據乒乓標志決定本次處理應該選擇哪一個內存塊。


● RD_TBL狀態(tài): 發(fā)出讀DMA列表的地址信息。然后進行GET_TBL狀態(tài)接收列表數據。


● GET_TBL狀態(tài):在此狀態(tài)下,讀取DMA列表數據,并將列表中的內存地址和長度信息寫入相應的寄存器中。然后進入REQ狀態(tài)。


● REQ狀態(tài):在此狀態(tài)下,對異步FIFO的空信號進行判斷。如果非空,則進入PROCESS狀態(tài),否則在REQ狀態(tài)等待。


● PROCESS狀態(tài):在此狀態(tài)下,進行數據傳輸。由于PCI主DMA對burst長度有限制,當傳輸完預定長度的數據后,首先對本次長度進行判斷。如果未完則進入REQ狀態(tài)等待,否則判斷本列表是否最后一個列表。如果是,則進行IDLE狀態(tài)。否則進入RD_TBL狀態(tài)讀取下一條DMA列表表項的數據,繼續(xù)處理。


上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉