基于3GHz CMOS低噪聲放大器優(yōu)化設(shè)計(jì)

　　4 電路仿真與版圖設(shè)計(jì)

　　仿真采用TSMC的0.18 μm CMOS工藝，仿真環(huán)境為Cadence SpectreRF，電源電壓為2V。仿真結(jié)果如圖5所示。

　　從圖5（a）可以看出，所設(shè)計(jì)低噪聲放大器的功率增益在3 GHz處達(dá)到了23.4 dB，很好地滿足了功率增益的要求。圖5（b）中，輸入反射系數(shù)S11達(dá)到-25.9 dB，顯示了良好的輸入阻抗匹配。圖5（c）表明，經(jīng)過(guò)噪聲優(yōu)化，電路的噪聲系數(shù)只有1.1 dB，而圖5（d）中的1dB壓縮點(diǎn)為13.05 dBm，說(shuō)明該低噪聲放大器具有良好的線性度。

　　利用0.18 μm CMOS工藝模型，用cadence virtuoso軟件對(duì)LNA進(jìn)行版圖設(shè)計(jì)，如圖6所示，版圖尺寸為0.485 mm × 0.395 mm。

　　5 結(jié) 論

　　本文通過(guò)對(duì)共源共柵結(jié)構(gòu)的分析，從阻抗匹配、噪聲系數(shù)和線性度的角度對(duì)電路的性能進(jìn)行優(yōu)化，設(shè)計(jì)出了一種3 GHz的低噪聲放大器。在0.18 μm CMOS工藝下，利用Cadence SpectreRF軟件對(duì)電路進(jìn)行了仿真，結(jié)果顯示，LNA的功率增益、阻抗匹配、噪聲系數(shù)和線性度等參數(shù)都達(dá)到了良好的性能。最后對(duì)LNA進(jìn)行了版圖設(shè)計(jì)。

　　本文作者創(chuàng)新點(diǎn)：在分析共源共柵結(jié)構(gòu)的基礎(chǔ)上改進(jìn)了LNA的電路結(jié)構(gòu)，提出了在共源共柵結(jié)構(gòu)之間加電感以改善噪聲系數(shù)和并聯(lián)電容以增加輸入阻抗匹配的方法，對(duì)低噪聲放大器的設(shè)計(jì)具有一定的參考價(jià)值。