LVDS信號原理和設(shè)計(jì)

1.2 LVDS信號電平特性

　　LVDS物理接口使用1.2V偏置電壓作為基準(zhǔn)，提供大約400mV擺幅。

　　LVDS驅(qū)動器由一個驅(qū)動差分線對的電流源組成（通常電流為3.5mA），LVDS接收器具有很高的輸入阻抗，因此驅(qū)動器輸出的電流大部分都流過100Ω　的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mV 的電壓。

　　電流源為恒流特性，終端電阻在100DD120歐姆之間，則電壓擺動幅度為：3.5mA * 100 = 350mV ；3.5mA * 120 = 420mV 。

　　由邏輯“0”電平變化到邏輯“1”電平是需要時間的。

　　由于LVDS信號物理電平變化在0。85DD1。55V之間，其由邏輯“0”電平到邏輯“1”電平變化的時間比TTL電平要快得多，所以LVDS更適合用來傳輸高速變化信號。其低壓特點(diǎn)，功耗也低。

　　采用低壓技術(shù)適應(yīng)高速變化信號，在微電子設(shè)計(jì)中的例子很多，如：FPGA芯片的內(nèi)核供電電壓為2。5V或1.8V；PC機(jī)的CPU內(nèi)核電壓，PIII800EB為1.8V；數(shù)據(jù)傳輸領(lǐng)域中很多功能芯片都采用低電壓技術(shù)。

　　1.3 差分信號抗噪特性

　　從差分信號傳輸線路上可以看出，若是理想狀況，線路沒有干擾時，

　　在發(fā)送側(cè)，可以形象理解為：

　　IN= IN+ - IN-

　　在接收側(cè)，可以理解為：

　　OUT= IN+ - IN- = IN

　　所以：在實(shí)際線路傳輸中，線路存在干擾，并且同時出現(xiàn)在差分線對上，

　　在發(fā)送側(cè)，仍然是：線路傳輸干擾同時存在于差分對上，假設(shè)干擾為q，則接收則：

　　OUT=［（IN+）+q］ - ［（IN-）+ q］= IN+ - IN- = OUT= IN

　　噪聲被抑止掉。

　　上述可以形象理解差分方式抑止噪聲的能力。在實(shí)際芯片中，是在噪聲容限內(nèi)，采用“比較”及“量化”來處理的。

　　LVDS接收器可以承受至少±1V的驅(qū)動器與接收器之間的地的電壓變化。由于LVDS驅(qū)動器典型的偏置電壓為+1.2V，地的電壓變化、驅(qū)動器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對于接收器的地是共模電壓。這個共模范圍是：+0.2V～+2.2V。建議接收器的輸入電壓范圍為：0V～+2.4V。

　　抑止共模噪聲是DS（差分信號）的共同特性，如RS485，RS422電平，采用差分平衡傳輸，由于其電平幅度大，更不容易受干擾，適合工業(yè)現(xiàn)場不太惡劣環(huán)境下通訊。