像IT開(kāi)發(fā)那樣實(shí)現(xiàn)IC創(chuàng)新

Bernard Meyerson 博士在今年GlobalPress電子峰會(huì)2006大會(huì)上以”借助信息技術(shù)系統(tǒng)的杠桿作用”為題，對(duì)全體代表作了主旨報(bào)告，站在高級(jí)技術(shù)研發(fā)層面上，對(duì)集成電路(IC)的過(guò)去、現(xiàn)在和將來(lái)的發(fā)展發(fā)表精辟的回顧和前瞻。

他認(rèn)為：后摩爾時(shí)代IC的發(fā)展要像信息技術(shù)系統(tǒng)那樣，依靠復(fù)雜的創(chuàng)新來(lái)闖出新路。

依靠技術(shù)創(chuàng)新

Meyerson在報(bào)告中首先提到：“今天，半導(dǎo)體技術(shù)變得越來(lái)越復(fù)雜，三年前我們?cè)A(yù)期技術(shù)發(fā)展的走向，雖然當(dāng)時(shí)就有許多相左的意見(jiàn)?，F(xiàn)在仍然值得回顧某些預(yù)測(cè)，看看今后技術(shù)如何發(fā)展下去?！彼噲D指出，摩爾定律與某些實(shí)際出現(xiàn)的情況不同。對(duì)此，他在報(bào)告中再次說(shuō)明：“摩爾定律在經(jīng)濟(jì)上是重要的，但在技術(shù)上已毫無(wú)意義。從技術(shù)角度來(lái)說(shuō)，要求芯片尺寸更小和成本更低。摩爾定律只預(yù)測(cè)每18個(gè)月芯片的集成度可增加一倍，要用多長(zhǎng)時(shí)間可得到更便宜的芯片等等。它根本沒(méi)有提到如何使技術(shù)更便宜、更小和更快。但是，另外有不少定律告訴我們，如何使技術(shù)更便宜、更小和更快。這些經(jīng)典的尺寸縮放定律并非來(lái)自摩爾，而是來(lái)自其他一組人員，由原在IBM工作的Robert Dennard(注：1968年首先研發(fā)成功DRAM存儲(chǔ)器)寫成文件。這就是芯片的尺寸縮放定律，它的基本構(gòu)思是當(dāng)尺寸縮放時(shí)，功率密度必須保持不變。亦即，如果你將一百萬(wàn)個(gè)或更多的晶體管集成在一塊芯片上時(shí)，芯片的功率密度要保持相同。否則，芯片將變得更熱而不能使用。過(guò)去幾十年，設(shè)計(jì)人員采用芯片集成度增加時(shí)降低供電電壓來(lái)維持功率密度保持不變，這是行之有效辦法?！?

Meyerson再講到摩爾定律的不足之處：“半導(dǎo)體設(shè)計(jì)人員借助縮小線寬尺寸的辦法已經(jīng)進(jìn)行了30~40年，直到線寬縮小到130nm左右開(kāi)始出現(xiàn)問(wèn)題。假如功率密度不能保持不變，則后果不堪設(shè)想，半導(dǎo)體業(yè)界將發(fā)生重大變化。尺寸縮小達(dá)到底線—原子再不能縮小，這是科學(xué)的基本定律?！彼趫?bào)告中再次強(qiáng)調(diào)，依靠縮小尺寸不能驅(qū)動(dòng)下一代IC的發(fā)展了，今后只能依靠技術(shù)創(chuàng)新，具體來(lái)說(shuō)，借鑒信息技術(shù)系統(tǒng)的成功經(jīng)驗(yàn)，為IC的持續(xù)發(fā)展找尋新支撐點(diǎn)，推動(dòng)半導(dǎo)體業(yè)更上一層樓。

Meryerson認(rèn)為：“過(guò)去利用縮小尺寸提高芯片性能，現(xiàn)在好景不再了。過(guò)去性能是最重要的制約因素，現(xiàn)在變成了功率。過(guò)去工作功率是最重的參數(shù)，現(xiàn)在是待機(jī)功率。過(guò)去我們注重GHz的頻率性能，現(xiàn)在注重整體系統(tǒng)的性能。過(guò)去使用統(tǒng)計(jì)特性建立模型，現(xiàn)在以原子尺寸為特征。芯片物理學(xué)起著變化，我們實(shí)現(xiàn)半導(dǎo)體設(shè)計(jì)的許多方法也要與時(shí)俱進(jìn)。”摩爾定律何時(shí)終結(jié)？Meyerson的推論是2016年或2020年，對(duì)此他說(shuō)：“目前，一個(gè)氧化物柵極厚度只有5個(gè)原子，下一代縮小到2.5個(gè)原子的厚度，即使有可能做到，但是你不可能將整個(gè)晶體管的全部尺寸縮小到1/2。柵極氧化層就很難再縮小，高K材料和類似材料能夠起作用，使氧化層尺寸略有減小，但不再隨著摩爾定律而變化。只講晶體管尺寸而不講晶體管性能的摩爾定律快走到盡頭。這是一個(gè)很有興趣的問(wèn)題，我們需要克服這個(gè)難題?！?

此外，在微小化的情況下，由于原子的大小不變，制程中只要出現(xiàn)一個(gè)原子的缺陷，就可以造成比平均值大上10~100倍的本地電流泄露，而這種非分析性行為(non-statistical behavior)現(xiàn)在已是高級(jí)設(shè)計(jì)的普遍性問(wèn)題了。除非開(kāi)發(fā)者具有電路模擬的最佳技術(shù)及工具，否則將難以針對(duì)此類電路進(jìn)行有效率的產(chǎn)品設(shè)計(jì)。

借鑒信息技術(shù)系統(tǒng)的創(chuàng)新經(jīng)驗(yàn)

Meyerson列舉信息技術(shù)系統(tǒng)的成功實(shí)例，他說(shuō)：“過(guò)去幾十年來(lái)，信息技術(shù)系統(tǒng)性能的年增長(zhǎng)率約為90%，但頻率的增長(zhǎng)率約為15%~20%。除頻率增加之外還要許多條件的配合，例如系統(tǒng)結(jié)構(gòu)、精密的制程、管理程序、軟件等。利用軟件的虛擬化可將處理器的處理時(shí)間分成很短的時(shí)段，在同樣的時(shí)間內(nèi)運(yùn)行許多個(gè)操作。例如，每個(gè)操作只占用處理器的5%能力，處理器就能夠用同樣的時(shí)間執(zhí)行20個(gè)操作。這是可能實(shí)現(xiàn)的，因?yàn)楝F(xiàn)今絕大部分由高級(jí)處理器處理的操作，不會(huì)占用到處理器的5%功能。虛擬化使處理器的效率提高20倍。這種性能的改善大大超過(guò)頻率15%改善所帶來(lái)的好處，這一點(diǎn)往往被忽視。今天，整體性能改善變成關(guān)注的焦點(diǎn)?！?

從整體系統(tǒng)的結(jié)構(gòu)創(chuàng)新著手，還能夠獲得比虛擬處理器更了不起的總體性能提升。IBM的Blue Gene高性能超級(jí)計(jì)算機(jī)系統(tǒng)就是成功的實(shí)例。Meyerson　對(duì)此作進(jìn)一步的闡述，“系統(tǒng)只采用了800MHz的處理器，通過(guò)結(jié)構(gòu)創(chuàng)新推出世界級(jí)水平的性能。創(chuàng)新包括部署上萬(wàn)個(gè)并行處理器和高效率的通信基礎(chǔ)設(shè)施，為大規(guī)模的處理器迅速傳送數(shù)據(jù)，使空閑時(shí)間最小化。作為整體設(shè)計(jì)使系統(tǒng)各部分最優(yōu)化，無(wú)需最高頻率的芯片而構(gòu)建成業(yè)界領(lǐng)先的信息技術(shù)系統(tǒng)。與性能相近的競(jìng)爭(zhēng)對(duì)手比較，整個(gè)系統(tǒng)的尺寸減小到1/100和功率只有1/28。同樣的概念可用于芯片設(shè)計(jì)，第一步是通過(guò)虛擬化使每個(gè)處理器運(yùn)行多程序線程，而不會(huì)有空閑狀態(tài)；第二步將多個(gè)處理器集成在同一塊芯片內(nèi)?！盡eyerson非常有信心面對(duì)這些挑戰(zhàn)，認(rèn)為使用蠻勁的日子已經(jīng)過(guò)去了，我們有許多比蠻勁更好的方法來(lái)改善芯片性能。

就設(shè)計(jì)的層次上，又可以分為系統(tǒng)級(jí)、芯片級(jí)和處理器級(jí)。今日在系統(tǒng)級(jí)的設(shè)計(jì)上，除了考慮既有的應(yīng)用軟件、中間件及操作系統(tǒng)外，也得考慮hypervisor(虛擬機(jī)管理器)和集群管理：芯片級(jí)則需考慮多核心、嵌入式存儲(chǔ)器、加速器、功率/可調(diào)性接通(hook)、互連性、交換網(wǎng)路等等，如圖1所示。

圖1 IT性能的驅(qū)動(dòng)力比GHz更大

面對(duì)挑戰(zhàn)　前途光明

在問(wèn)題討論中，Meyerson對(duì)新一代晶體管的材料和設(shè)計(jì)問(wèn)題補(bǔ)充以下幾點(diǎn)意見(jiàn)：

互連導(dǎo)線—互連線尺寸縮小同樣遇到困難，因?yàn)槲覀冊(cè)谛挛锢硇再|(zhì)方面受到基礎(chǔ)性能的限制。當(dāng)互連線尺寸繼續(xù)縮小時(shí)，電阻率迅速增加，而且它的增加不再與導(dǎo)線尺寸成比例。

絕緣材料—絕緣層尺寸縮小時(shí)，低K絕緣材料容易斷裂，需要對(duì)絕緣材料創(chuàng)新，使絕緣層不會(huì)折斷。

隨機(jī)摻雜效應(yīng)—由于晶體管尺寸非常小，摻雜的原子數(shù)目也很少。極少數(shù)原子的隨機(jī)起伏亦可極大地改變晶體管的性能。

可制造性設(shè)計(jì)(DFM)--縮小尺寸走到盡頭時(shí)，易于集成到設(shè)計(jì)流程內(nèi)的工藝模型將登場(chǎng)。

以上幾種因素的綜合，導(dǎo)致必須使用整體設(shè)計(jì)的方法學(xué)，此時(shí)設(shè)計(jì)人員需要同時(shí)優(yōu)化材料、器件、電路、系統(tǒng)結(jié)構(gòu)、系統(tǒng)資源和系統(tǒng)軟件。

Meyerson還回顧了自1960年代以來(lái)的半導(dǎo)體發(fā)展特點(diǎn)，他指出有兩個(gè)重要轉(zhuǎn)折點(diǎn)。

第一轉(zhuǎn)折點(diǎn)，設(shè)計(jì)人員從1960年代至1970年代推動(dòng)雙極工藝，從只有幾個(gè)晶體管的簡(jiǎn)單電路提高到幾萬(wàn)門電路組成的IC，直至芯片的功率太大而無(wú)法集成更多的邏輯電路。當(dāng)雙極工藝正趨向極限時(shí)，新的CMOS工藝開(kāi)始誕生，CMOS芯片能夠增加密度和提高性能，但功率水平卻比雙極芯片低得多。自從70年代，設(shè)計(jì)人員已經(jīng)推動(dòng)CMOS工藝至比雙極工藝高得多的門計(jì)數(shù)水平和性能，使得當(dāng)前的CMOS芯片的功率變成與早先的雙極芯片一樣大得無(wú)法接受(如圖2)。

圖2　新工藝/材料可使功率大幅降低，現(xiàn)在又呼喚新機(jī)會(huì)以降低功率 

第二轉(zhuǎn)折點(diǎn)，目前半導(dǎo)體業(yè)界正處于青黃不接，沒(méi)有出現(xiàn)可代替CMOS的新工藝。碳納米管等有希望的工藝還要等上10~15年。

圖3 半導(dǎo)體業(yè)的挑戰(zhàn)

Meyerson相信應(yīng)變硅、絕緣體上硅(SOI)等新材料，以及雙柵極場(chǎng)效應(yīng)晶體管和翼形場(chǎng)效應(yīng)晶體管等新器件結(jié)構(gòu)，有可能為芯片設(shè)計(jì)者創(chuàng)造出45nm、32nm的新一代IC，以及采用現(xiàn)有的CMOS邏輯技術(shù)構(gòu)建更小特征尺寸的IC。所有這些改進(jìn)都要通過(guò)創(chuàng)新才能達(dá)到目的，而且一定能夠達(dá)到。