USB 2．0主控器軟硬件協(xié)同仿真系統(tǒng)設(shè)計

2．2．1 基于TLM建模的聯(lián)合仿真引擎及設(shè)計
使用軟硬件協(xié)同仿真的方法驗證USB主控器，只需要用C語言編寫USB主控器驅(qū)動并將其集到成系統(tǒng)中進行仿真測試，因此要求CPU模型能夠簡單、高效地執(zhí)行驅(qū)動程序，CPU在SoC中都是直接通過AHBMaster接口連接到總線(BUS)上，對SoC中要驗證的IP來講，CPU就是一個總線Mas ter，IP并不關(guān)心CPU是什么指令集，采用何種方式實現(xiàn)?；诖耍韭?lián)合仿真引擎設(shè)計的CPU模型并沒有采用基于特定指令集設(shè)計的復(fù)雜方法，而是采用基于SystemC事物級建模(TLM)技術(shù)構(gòu)造了一個基于AHB協(xié)議的總線功能模型(BFM)，實現(xiàn)了對CPU對SoC中其他模塊所呈現(xiàn)的AHB Master接口的時序封裝。這個BFM能和要驗證的RTL模塊進行連接和通信，它能夠編譯并解釋基于C語言編寫的驅(qū)動程序，并把這個驅(qū)動程序要執(zhí)行的操作翻譯成對應(yīng)的AHB總線信號。通過層次化的封裝，本聯(lián)合仿真引擎把基于時鐘時序精度的RTL的抽象層提升到?jīng)]有任何時鐘和時間概念的軟件抽象層。同時，本引擎能取代任何CPU。不管SoC中真正使用的CPU是MIPS指令集、ARM指令集還是其他CPU，都能被本聯(lián)合仿真引擎替代。
本引擎的CPU模型使用系統(tǒng)仿真用的工作站或者服務(wù)器的宿主CPU來運行驗證工程師編寫的基于C語言的測試激勵程序，將需要的具體硬件行為通過Channel向下傳送到RTL端。相對于直接使用SoC中CPU IP核的RTL的仿真，該引擎省去了CPU IP核取指令和運行指令的復(fù)雜的仿真、運算過程，大大節(jié)省了仿真運行的時間。本聯(lián)合仿真引擎為軟件人員和硬件驗證人員分別提供了一些總線訪問和中斷處理的API，為了滿足硬件驗證的需要，另外設(shè)計了一些API可以實現(xiàn)讓系統(tǒng)等待一定時鐘周期或者時間、停止或重新開始仿真、不通過總線而可以快速訪問系統(tǒng)存儲器等功能。在系統(tǒng)中CPU模型對USB主控器和DDR控制器的配置均通過這2個模塊對外提供的AHB Slave接口。
2．2．2 仿真系統(tǒng)的其他模塊介紹
DDR2／3為系統(tǒng)內(nèi)存，存儲USB主控器正常工作需要的描述符和收發(fā)的數(shù)據(jù)。由于本系統(tǒng)中DDR2／3控制器只提供AXI Slave的數(shù)據(jù)接口，系統(tǒng)中CPU和USB主控器需要通過AHB橋?qū)HB從機的接口時序轉(zhuǎn)換成AXI Master的接口時序，保證2個模塊之間正常的數(shù)據(jù)通信。系統(tǒng)工作過程中AxI，AHB總線監(jiān)控器監(jiān)控2個總線活動，打印出報告信息，方便仿真結(jié)果檢查。
USB主控器是待驗證的主控器(DUT)。PHY模型提供UTMI+接口，有USB 2．0和USB 1．1兩種接口分別支持EHCI接口和OHCI接口實現(xiàn)。外設(shè)模型包括一個PHY驗證IP(VIP)和一個USB外設(shè)驗證IP，模擬USB外設(shè)的行為。USB外設(shè)VIP中包含一個USB監(jiān)控器模型，負(fù)責(zé)協(xié)議檢查，記錄事物傳輸進程，監(jiān)控高速、全速和低速的USB傳輸，提供數(shù)據(jù)包級和事物級傳輸?shù)谋O(jiān)控，同時可以監(jiān)控掛起、恢復(fù)和復(fù)位信號。