擴(kuò)頻通信系統(tǒng)CCSK信息調(diào)制解調(diào)算法設(shè)計(jì)

2．2 多路并行CCSK數(shù)字相關(guān)器算法設(shè)計(jì)

多路并行型CCSK數(shù)字相關(guān)器輸入的的是m序列N次循環(huán)移位碼，如32 bit系統(tǒng)中，m序列N次循環(huán)移位碼有32種，接收方可以通過32個(gè)32 bit并行數(shù)字相關(guān)器對基帶碼流進(jìn)行相關(guān)處理。當(dāng)輸入碼流同第N路相關(guān)器的相關(guān)輸出超出信號門限時(shí)，則認(rèn)定接收到的數(shù)據(jù)為N，圖5所示就是并行相關(guān)峰輸出信號。

多路并行型CCSK數(shù)字相關(guān)器的電路結(jié)構(gòu)比較簡單，對電路時(shí)序的要求也較低，相關(guān)器輸出時(shí)序位置固定，不需要進(jìn)行時(shí)間差計(jì)算提取信息，也不需要對部分相關(guān)峰進(jìn)行時(shí)序處理，故可采用對加法進(jìn)位延遲要求較低的流水線加法器型數(shù)字相關(guān)器作為相關(guān)處理的核心部件。但是，多路并行型CCSK數(shù)字相關(guān)器消耗的硬件資源在同樣碼速率和碼長時(shí)，比兩級串聯(lián)型CCSK數(shù)字相關(guān)器要多若干倍，因此，32 bit擴(kuò)頻系統(tǒng)中采用多路并行型CCSK數(shù)字相關(guān)器要比兩級串聯(lián)型CCSK數(shù)字相關(guān)器所消耗的資源多16倍。

3 結(jié)語

本文對CCSK信息的調(diào)制和解調(diào)算法進(jìn)行了介紹，給出了CCSK邏輯編碼電路的實(shí)時(shí)計(jì)算方法，同時(shí)對兩級串聯(lián)型CCSK數(shù)字相關(guān)器算法和多路并行CCSK數(shù)字相關(guān)器算法的設(shè)計(jì)進(jìn)行了說明。采用直序擴(kuò)頻的通信系統(tǒng)具有較高的抗干擾能力，但通信信息速率會大幅下降。因此，在通信速率和抗干擾之間找到一個(gè)平衡點(diǎn)，是擴(kuò)頻通信系統(tǒng)的一個(gè)重要技術(shù)問題。而利用本文提出的CCSK編碼解碼技術(shù)可以有效地提高擴(kuò)頻通信系統(tǒng)的通信速率。