MPEG聲音編碼的單片DSP實現(xiàn)

然而ADSP-2181并不適于實現(xiàn)數(shù)據(jù)的移動，每個賦值運算需要兩個指令才能完成，每次分析濾波操作需要1024個指令周期.如果利用ADSP-2181的多通道自動緩沖串口及間接尋址能力，適當(dāng)?shù)亟M織輸入聲音數(shù)據(jù)，就可利用滑動窗的方法實現(xiàn)數(shù)據(jù)的移入和移出，如圖2所示.

圖2　多相濾波的滑動窗技術(shù)

為了保證幀邊界處理的連續(xù)性，輸入數(shù)據(jù)緩存應(yīng)該設(shè)計成圓緩沖的形式，其長度應(yīng)能存儲兩幀聲音輸入數(shù)據(jù).當(dāng)DSP在處理一幀數(shù)據(jù)時，輸入數(shù)據(jù)可以緩沖到另一幀.這樣，數(shù)據(jù)移動的開銷就節(jié)約了.同時，輸入數(shù)據(jù)的組織還要利于聲學(xué)模型的FFT運算，F(xiàn)FT需要利用ADSP-2181的地址反轉(zhuǎn)尋址模式.由于FFT計算和輸入數(shù)據(jù)的緩存是同時進(jìn)行的，所以FFT計算的指針需要地址反轉(zhuǎn)，而輸入緩沖的指針卻不能地址反轉(zhuǎn)，否則會導(dǎo)致輸入聲音數(shù)據(jù)排列混亂.ADSP-2181提供這種能力，它的第一地址指針組I0，I1，I2，I3有地址反轉(zhuǎn)能力，而第二地址指針組I4，I5，I6，I7卻不受地址反轉(zhuǎn)模式的影響.所以從第二地址指針組中選擇指針進(jìn)行輸入緩沖，從第一地址指針組中選擇指針進(jìn)行FFT計算.

(3)聲學(xué)模型的改進(jìn)　用DSP實現(xiàn)心理聲學(xué)模型的一個難題是其中有大量的對數(shù)運算，雖然可以用多項式逼近求得其近似值，但是其巨大的運算量說明這不是一個明智的選擇.在改進(jìn)的心理聲學(xué)模型中，F(xiàn)FT運算后并不立即換算到對數(shù)域，而是用分段折線逼近線性域的掩蔽效應(yīng)曲線.為簡單起見，使用與標(biāo)準(zhǔn)一致的分段方法.逼近采用取指數(shù)的多項式展開的一次項的方法，這種方法雖然比較粗糙，但正如前面分析的那樣，聲學(xué)模型在16bit定點實現(xiàn)時不是主要矛盾，因而還是可以接受的.

得到掩蔽門限以后，為計算信掩比供比特分配使用，還是需要從線性域轉(zhuǎn)換到對數(shù)域.這時，我們采用一種利用ADSP-2181移位器的近似計算方法.通過EXP指令，可以提取2進(jìn)制補(bǔ)碼小數(shù)的指數(shù)，對能量而言又有1bit約3dB.因而指數(shù)值乘3就近似得到該補(bǔ)碼小數(shù)的dB值，尾數(shù)部分的影響忽略不計.

(4)比例因子的編碼　MPEG聲音編碼標(biāo)準(zhǔn)中一共給出了63個比例因子，但是并不是所有這些比例因子都可以用16bit的2進(jìn)制數(shù)表示.如果用雙字進(jìn)行精度擴(kuò)展，在量化時又將面臨雙字除法的巨大開銷，因此，只使用其中可以用16bit的2進(jìn)制補(bǔ)碼小數(shù)精確表示的子集，即序號為3的倍數(shù)且小于等于45的比例因子.
采用比例因子子集后，比例因子編碼就可以不再通過比較的方法得到，而可以直接通過計算子帶最大幅度的指數(shù)獲得，簡化了比例因子的編碼.

(5)軟件仿真結(jié)果　結(jié)合上述各項算法改進(jìn)，根據(jù)ADSP-2181的特點和MPEG標(biāo)準(zhǔn)，用AD公司的開發(fā)軟件進(jìn)行了軟件仿真.表1列出了仿真得到的各個模塊對運算量和存儲量要求進(jìn)行的估算結(jié)果.仿真在抽樣率為48kHz，編碼模式為立體聲，輸入信號為頻率為1kHz的正弦波，輸出碼率為 192kbit/s的情況下進(jìn)行. 由表1可知，ADSP-2181的性能得到了較充分的利用.仿真結(jié)果表明，在以上的條件下，解碼輸出的信噪比可達(dá)80dB左右.可見，所作的算法改進(jìn)是比較有效的.

表1　各模塊的運算量和存儲量要求

運算量/(106指令/s) 程序存儲量/103字?jǐn)?shù)據(jù)存儲量/103字 子帶濾波 18 3.0 6.5 聲學(xué)模型 103.5 1.5 比特分配和量化 2 2.0 — 格式化比特流 1 0.5 1.0

4　硬件設(shè)計

硬件結(jié)構(gòu)框圖如圖3所示.各模塊的基本功能如下：

　　
DSP核：除完成所有編碼算法以外，還要完成對模數(shù)轉(zhuǎn)換電路的初始化配置；通過輔助控制電路選擇抽樣時鐘，通過接口電路接受主機(jī)的編碼參數(shù).

輔助控制電路：由FPGA及附屬電路實現(xiàn)，完成時鐘的產(chǎn)生、FIFO狀態(tài)的監(jiān)測、地址譯碼等功能.

輸出緩沖：編碼碼流的暫時存儲區(qū)，同時提供完全異步的輸出接口方式.在需要實現(xiàn)圖象聲音唇形同步的應(yīng)用中特別有用.

外部存儲器：包括BDMA空間、I/O空間.

模數(shù)轉(zhuǎn)換電路：完成聲音的數(shù)字化，直接與DSP的串口0連接.抽樣頻率由外部提供的256倍抽樣時鐘的頻率決定，正常工作前需要進(jìn)行初始化.

接口電路：接口電路分為兩部分，一部分是編碼輸出接口，另一部分是與主機(jī)連接的接口.主機(jī)接口使用RS232接口芯片完成DSP串口1與主機(jī)串口的連接，DSP使用中斷和內(nèi)部計時器實現(xiàn)異步串型通信.

上述方案已經(jīng)在“九五”科技攻關(guān)項目中實現(xiàn)，實時編解碼的聲音通過了主觀測試.