TMS320C672x系列浮點(diǎn)DSP的EMIF研究與應(yīng)用

EMIF控制SDRAM工作時(shí)，當(dāng)行地址選通引腳EM_RAS有效時(shí)，SDRAM通過A0～A11獲取行地址；當(dāng)列選通引腳EM_CAS有效時(shí)，SDRAM通過A0～A11獲取列地址。EMIF訪問的外部SDRAM空間地址映射為0x80000000-0x8FFFFFFF，由表1的地址映射知，如果要存儲(chǔ)16位的short int型數(shù)據(jù)到SDRAM，每次邏輯地址需要加2，如：*(short int*)(0x80000000+i*2)=short int i；存儲(chǔ)32位的int型數(shù)據(jù)每次地址需要加4，如：*(int*)(0x80000000+i*4)=int i。

3 EMIF與Flash的設(shè)計(jì)
當(dāng)DSP脫機(jī)運(yùn)行時(shí)，系統(tǒng)上電或復(fù)位后，DSP系統(tǒng)自帶的Bootloader將一段存儲(chǔ)在外部的非易失性存儲(chǔ)器中的代碼搬移到內(nèi)部高速存儲(chǔ)單元中執(zhí)行。這樣既利用了外部存儲(chǔ)單元擴(kuò)展DSP本身有限的ROM資源，又充分發(fā)揮了DSP內(nèi)部資源的效能。TMS320C672x系列DSP只支持一種硬啟動(dòng)選項(xiàng)，即從內(nèi)部ROM地址0x00000000啟動(dòng)，其他啟動(dòng)選項(xiàng)由存儲(chǔ)于ROM的軟啟動(dòng)器實(shí)現(xiàn)。軟啟動(dòng)器使用CFGPIN0和CFGPIN1寄存器，這2個(gè)寄存器在復(fù)位時(shí)捕捉相關(guān)器件引腳的狀態(tài)，以決定進(jìn)入那種啟動(dòng)模式。ROM主要有4種自啟動(dòng)模式：從EM_CS2空間的并行Flash啟動(dòng)、利用SPI0或I2C1主模式從EEPROM啟動(dòng)、利用SPI0或I2C1從模式從外部MCU啟動(dòng)以及利用UHPI口從外部MCU啟動(dòng)。這里分析了從EM_CS2空間的并行Flash啟動(dòng)模式，給出了高密度、非易失性的電可擦除存儲(chǔ)器AM29LV800BB-90EC(512 Kx16 Bit)與EMIF的接口設(shè)計(jì)方案。
3．1 Flash的硬件連接
AM29LV800BB～90EC型Flash具有19根地址線，而TMS320C6722 EMIF只有14根地址線(EBA0～EBA1、EA0～EA11)。因此，EMIF與Flash連接時(shí)地址線不夠用，需要擴(kuò)展高位地址線，這里提出兩種擴(kuò)展方法：GPIO擴(kuò)展和CPLD地址鎖存器擴(kuò)展。
3．1．1 GPIO擴(kuò)展
TMS320C672X MCASP通道的各功能引腳都可以作為通用的I／O接口，直接與Flash存儲(chǔ)器的高位地址線連接。硬件原理圖如圖5所示研。圖5中，任何在復(fù)位時(shí)可下拉的GPIO引腳都可用于控制Flash啟動(dòng)器的地址線A[18：13]。

3．1．2 CPLD地址鎖存器擴(kuò)展
在CPID中設(shè)計(jì)一個(gè)地址鎖存器74L273，通過74L273的輸出口擴(kuò)展7根高位地址線A11～A17，分別與Flash的A12～A18連接。EMW的EM_A[11]作為CPLD鎖存器的輸入選通端選，EMIT數(shù)據(jù)線作為鎖存器的輸入，如圖6所示。

3．2 FLash的軟件配置
在EMIF異步接口中，AICR是唯一需要編程的寄存器。根據(jù)Flash器件的特性，配置如下：


3．3 Flash的軟件操作
TMS320C672x DSP的存儲(chǔ)器中EMIF訪問的外部異步器件Flash空間地址映射為0x90000000～0x9FFFFFFF之間。由于Flash數(shù)據(jù)總線寬度為16位，因此在硬件設(shè)計(jì)時(shí)選用半字尋址，即EMIF的BA[1]連接Flash的A[0]。根據(jù)配置寄存器A1CR中數(shù)據(jù)總線寬度的配置，訪問異步器件時(shí)TMS320C6722中內(nèi)部地址和EMIF地址引腳對(duì)應(yīng)如表1所示。