基于TMS320DM365的高速網絡攝像機的設計
加入技術交流群
TMS320DM365集成的ARM926EJ-S處理器包括32 kBRAM、16 kB ROM(用于非AEMIF啟動模式下的ARMbootloader)、16 kB指令緩存、8 kB數據緩存、CP15及MMU等。其中CP15用來對指令、數據緩存、MMU以及其他ARM子系統進行配置及控制。MMU使用統一的TLB來對頁表中存儲的信息進行緩存，并為類似Linux、WindowsCE、ultron以及ThreadX等操作系統提供虛擬內存。該處理器的寫緩沖數據容量高達17 kB，使其可以大幅提高內核的性能。
TMS320DM365中的視頻處理子系統(VPSS)由兩個接口，分別用于視頻捕獲的視頻前段(VPFE)輸入接口和用于圖像顯示的視頻后端(VPBE)輸出接口。圖3為視頻處理子系統系統框圖。本文引用地址：http://2s4d.com/article/149783.htm
VPFE模塊主要用于捕獲視頻信號，也可以直接從前端輸入已有的視頻信號。VPFE輸入接口有1個CCD控制器(CCDC)、1個預處理器、柱狀模塊、自動曝光／白平衡／聚焦模塊(H3A)和寄存器組成。CCDC可以與視頻解碼器、CMOS傳感器或電荷耦合裝置連接；預處理器是一個實時的圖像處理器，它把來自CMOS或CCD的原始圖像從RGB轉變?yōu)閅UV422的編碼；柱狀模塊和H3A模塊實現基于原始圖像信息的硬件操作。
VPBE輸出接口由1個OSD引擎和1個視頻編碼器組成。OSD引擎能夠顯示兩組獨立的視頻窗口或兩組獨立的OSD窗口，還可以以2個視頻窗口、1個OSD窗口和一個屬性窗口的形式顯示。OSD用于在視頻圖像上疊加音量，圖標等位圖或圖像信息。視頻編碼模塊提供數字輸出和模擬輸出。數字輸出支持24bitRGB888格式、8／16bit BT．656以及具有獨立的水平和垂直同步功能的CCIT.601輸出；模擬輸出支持4路10bit DAC，均工作于54 MHz，支持復合NTSC／PAL、S端子和分量視頻。
3 系統硬件設計
系統硬件結構如圖4所示，本系統選擇以TMS320DM365為嵌入式處理器，外圍電路包括有音頻、視頻信號采集電路，以太網絡電路，電源接口，JTFAG，UART，NAND Flash，SD卡，DDR2，USB2．0 OTG以及I2C。
網絡攝像機系統的信息處理流程主要分為圖像的獲取、圖像的處理傳輸以及圖像的顯示3部分。本系統中，前端攝像頭負責圖像的捕捉，將獲取的未經壓縮處理的圖像信號傳輸至電路板中通過TMS320DM365芯片進行壓縮處理以及SD卡的相應存儲，再由以太網接口或其他接口將處理過圖像進行傳輸，在遠端監(jiān)視器上將圖像進行顯示。
評論