基于高速USB接口模塊的數(shù)據(jù)采集系統(tǒng)

作者：時間：2012-03-08 來源：網(wǎng)絡

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

本文引用地址：http://2s4d.com/article/149482.htm

圖3 CY7C68013A原理圖

CY7C68013A原理圖設(shè)計如圖3所示。其中包括9根地址線（GPIF_ADR0~8），16根數(shù)據(jù)線（PPB0~7、PPD0~7），以及相應的控制線。

FPGA與CY7C68013A連接軟件界面如圖4所示。配合CY7C68013A設(shè)計編寫的相應讀寫控制時序，能夠與PC端進行通信，同時根據(jù)獲得的控制命令來對ADC進行操作，并將獲得的數(shù)據(jù)從FIFO中讀取出來，傳遞到PC端。

圖4 FPGA與CY7C68013A連接軟件界面

2 控制軟件設(shè)計

數(shù)據(jù)采集系統(tǒng)的流程略--編者注。系統(tǒng)所有的初始化配置都是寫在一個TXT文件中，程序開始運行時會根據(jù)設(shè)置好的路徑讀取該文件，并初始化所有配置信息。該軟件采用了讀取PC環(huán)境變量的方法來增強軟件系統(tǒng)的可移植性。需要將該軟件系統(tǒng)從一臺PC轉(zhuǎn)移到另外一臺PC時，只需更改一下環(huán)境變量的定義。FPGA通過CY7C68013A從PC端接收數(shù)據(jù)和控制命令，將其轉(zhuǎn)化為存儲器讀寫、A/D轉(zhuǎn)換、前端電子學控制等命令，并最終將測量數(shù)據(jù)傳遞給PC。

3 測試結(jié)果

測試結(jié)果如圖5所示，利用直流電源作為測試源對數(shù)據(jù)采集系統(tǒng)進行性能測試。分別測試OUT+和OUT-為0~1.2 V和-1.2~0 V的變化，然后從PC端得到ADC的轉(zhuǎn)換結(jié)果。圖中橫坐標是|OUT+|與|OUT-|的和，縱坐標是與模擬電壓相對應的ADC數(shù)值。通過對圖中數(shù)據(jù)的擬合，得到模擬信號和數(shù)字信號的線性關(guān)系y=357.144+2.223x。這就意味著每m V電壓對應2.2的數(shù)字輸出，也可以表示為每1個數(shù)字值對應0.45 mV的模擬電壓。直線在Y軸上的截距被稱為基值，一般為300~400個ADC計數(shù)。