通過增益校準提高DAC積分非線性(INL)
加入技術交流群
在正常操作期間，如果傳到DAC的數字代碼小于中間點，轉換前使用第一個增益校準值來修正。如果傳到DAC的數字代碼大于中間點，轉換前使用第二個增益校準值來修正。通過更新圖3所示的gain trim registers(增益調整寄存器)校準即時完成。使用SoC里面的直接存儲器存取(DMA)模塊，寄存器更新速度會更快。
本文引用地址：http://2s4d.com/article/135954.htm在全范圍中間改變增益修正值會產生調整偏移(見方程3)。這個調整偏移需要在算法的后半部分來補償 (見圖5)。
結果
我們來做個比較，使用傳統(tǒng)終端校驗的8位電流DAC(iDAC)沒有實施我們所講的算法之前測量的INL性能，INL大約為1.5 LSB，如圖6所示?！ ?/p>
圖6：使用傳統(tǒng)終端增益校驗IDAC的INL
使用該算法后，INL現在降到0.8LSB，如圖7所示?！ ?/p>
圖7：使用兩點增益校準IDAC的INL
結論
我們介紹了SoC中用于提高DAC積分非線性 (INL)的固件技術。并以PSoC® 3為例進行了驗證。對于PSoC® 3中的電流和電壓DAC,該方法可以使INL改善85%。
評論