SYNPLICITY攜手ACTEL擴大OEM協(xié)議范圍

　　Synplicity 公司和 Actel 公司宣布擴大兩家公司之間的 OEM 協(xié)議范圍，為 Actel 客戶帶來無與倫比的價值及持續(xù)、深入的技術發(fā)展藍圖。按照這個長達數(shù)年的協(xié)議條款，Actel 有權向其客戶提供Synplify Pro®、 Identify® 和 Synplify® DSP 軟件解決方案，作為其 Libero® 集成開發(fā)環(huán)境 (IDE) 的組成部分。這份擴充協(xié)議將使得 Actel 客戶可在未來享用Synplicity 的創(chuàng)新物理綜合技術。 　　  

　　這項擴充的 OEM 協(xié)議充分發(fā)揮了兩家公司的優(yōu)勢，提升了 FPGA 

設計人員的體驗。Synplicity 是 FPGA 綜合工具市場和技術領域的領導者，市場占有率達 67%*。Actel 則致力于提供創(chuàng)新的單芯片 FPGA 解決方案， 并一直與各大軟件工具供應商戰(zhàn)略性地合作，為客戶帶來最佳的設計環(huán)境。Actel 和 Synplicity 已通過緊密的協(xié)作，將 Synplicity 的開發(fā)工具集成在 Actel 的 Libero IDE 中。Actel 是唯一一家提供業(yè)界領先的 Synplify Pro 軟件的 FPGA 廠家，使 Libero Platinum (白金) 軟件用戶獲得更好的結果質量 (QoR) 和先進的設計實現(xiàn)功能。 


　　該協(xié)議同時增強了 Actel 的硬件調(diào)試能力，在 Libero IDE 的 Gold (金) 和 Platinum (白金) 版本中加入 Identify RTL 調(diào)試工具。Identify 是以調(diào)試為核心的驗證工具，使設計人員能以類仿真的形式探察上電運行中的 FPGA，從而以最快的速度發(fā)現(xiàn)設計中的錯誤。Identify RTL調(diào)試工具是首個讓 FPGA 設計人員在RTL 源代碼中直接進行功能開發(fā)和調(diào)試的軟件工具。 



　　對于 DSP 系統(tǒng)的設計人員而言，將 Synplicity 的 Synplify DSP 軟件集成在Libero IDE 中，可實現(xiàn)從 Mathworks 的 Simulink 設計環(huán)境到 RTL 設計的完美流程。Synplify DSP 獨一無二地采用專有的系統(tǒng)級綜合算法，自動生成高度優(yōu)化的 RTL 代碼，可用于邏輯綜合，并無需使用需要預先進行手工編碼且容易出錯和耗費時間的方法，這些方法需要在 DSP 算法工程人員和 RTL 硬件設計人員之間進行無數(shù)次的迭代。