Xilinx FPGA的Fast Startup

　　表4表示配置時間的測量結(jié)果。對于這些結(jié)果，我們實現(xiàn)并比較了完整設(shè)計的一個標(biāo)準(zhǔn)比特流和一個壓縮比特流以及使用部分初始比特流的Fast Startup方法。該表列出了針對不同SPI總線帶寬和不同配置速率(CR)設(shè)置的配置時間。不出所料，配置時間與比特流大小成正比。由于使用快速配置，時鐘沒有影響清倉過程(housecleaning process)，高CR設(shè)置的比率(按百分比)發(fā)生了變化。

　　在硬件中驗證

　　我們開發(fā)的高級配置方法可以稱為優(yōu)先化的FPGA啟動，因為它分兩步配置器件。這種方法不僅對于解決現(xiàn)代FPGA中配置時間不斷增加的挑戰(zhàn)是必不可少，而且也能在很多現(xiàn)代應(yīng)用中得到使用，如PCI Express或基于CAN的汽車系統(tǒng)。

　　除了提出高優(yōu)先級初始配置方法，我們還在硬件中對這種方法進行了驗證。我們使用并測試了針對Fast Startup的工具流程和方法，以在Spartan-6評估板(SP605)上實現(xiàn)基于CAN的汽車ECU，以及在Virtex-6原型板上實現(xiàn)視頻設(shè)計。通過使用這種新穎的方法，我們減小了初始比特流大小，從而使配置時間改進了84%(與標(biāo)準(zhǔn)完整配置方案相比)。

　　Xilinx將在針對7系列FPGA的軟件中支持針對 PCI Express應(yīng)用的Fast Startup概念，并通過優(yōu)化的實現(xiàn)方法簡化其使用。在7系列中，新的兩步比特流方法是實現(xiàn)起來最簡單最低成本的方法。設(shè)計FPGA時，用戶可以通過一個簡單的軟件開關(guān)實現(xiàn)兩級比特流。該比特流的第一級僅包含配置時序關(guān)鍵模塊需要的配置幀。配置時，會產(chǎn)生一個FPGA STARTUP序列，關(guān)鍵模塊變成活動模塊，這樣就可輕易滿足100毫秒時序要求。當(dāng)時序關(guān)鍵模塊運行時(例如PCI Express枚舉/配置系統(tǒng)過程正在進行)，剩下的FPGA配置得以加載。兩級比特流方法能夠使用便宜的閃存器件存儲比特流。

　　參考資料

　　[1]PCI Express底層規(guī)范(PCI Express Base Specification)，版本1.1，PCI-SIG，2005年3月

　　[2]M. Huebner, J. Meyer, O. Sander, L.Braun, J. Becker, J. Noguera和R.Stewart, “基于部分及動態(tài)重配置的快速順序FPGA啟動”( PCI Express Base Specification)，IEEE計算機學(xué)會VLSI年度研討會(ISVLSI)，2010年7月

　　[3]層次設(shè)計方法指南，UG748, v12.1, Xilinx，2010年5月

　　[4]B. Sellers, J. Heiner, M. Wirthlin和J. Kalb, “通過幀摘除和部分重配置壓縮比特流”( Bitstream compression through frame removal and partial reconfigura- tion)，現(xiàn)場可編程邏輯(和應(yīng)用國際大會FPL)，2009年9月

　　[5]J. Meyer, J. Noguera, M. Huebner, L. Braun, O. Sander, R. Mateos Gil, R. Stewart, J. Becker, “利用動態(tài)部分重配置快速啟動Spartan-6 FPGA”( Fast Startup for Spartan-6 FPGAs using dynamic partial reconfiguration)，歐洲設(shè)計、自動化與測試研討會(DATE ‘11)，2011年

　　[6]“通過部分重配置快速配置PCI Express技術(shù)”( Fast Configuration of PCI Express Technology through Partial Reconfiguration)，XAPP883, v1.0, Xilinx, 2010年11月，http://www.xilinx.com/ support/documentation/application_notes/xapp883_Fast_Config_PCIe.pdf.