新聞中心

EEPW首頁(yè) > 技術(shù)方案 > 混合信號(hào)設(shè)計(jì):模擬信號(hào)鏈的數(shù)式控制的優(yōu)點(diǎn)

混合信號(hào)設(shè)計(jì):模擬信號(hào)鏈的數(shù)式控制的優(yōu)點(diǎn)

作者:Warren Craddock,Tamara Schmitz 時(shí)間:2011-10-13 來(lái)源:電子產(chǎn)品世界 收藏

  比較器是“數(shù)字信號(hào)分析儀”的最簡(jiǎn)單例子,它以1.5伏參考電壓來(lái)比較輸出信號(hào)。信號(hào)將會(huì)被調(diào)幅,以便其最低值剛好可以開(kāi)始解扣比較器。標(biāo)記為IEC_Controller的塊包含數(shù)字控制算法。該控制器背后的基本思路是簡(jiǎn)單的:

本文引用地址:http://2s4d.com/article/124418.htm

  1. 測(cè)量時(shí)鐘周期中比較器輸出為低的部分。

  2. 周期性地將該部分與理想目標(biāo)值進(jìn)行比較。

  3. 如果總數(shù)過(guò)高,則下調(diào)直流增益。如果過(guò)低,則上調(diào)直流增益。

  該電路的其余部分是一個(gè)“顫振檢波器”,具體化于IEC_DitherDetector 塊中,它能夠確定直流增益值實(shí)現(xiàn)穩(wěn)定的時(shí)間。穩(wěn)定化過(guò)后,控制回路的輸出被鎖定。這可以防止電路在代碼間隨機(jī)漫游。

  數(shù)字回路考慮

  任何控制回路都必須有一個(gè)目標(biāo)(值或試圖達(dá)到的條件),該AGC電路是按照每256個(gè)時(shí)鐘周期11個(gè)高比較器總數(shù),或者約0.4%的占空比的明確目標(biāo)來(lái)設(shè)計(jì)的。

  只所以選擇該值是因?yàn)橛纱水a(chǎn)生的誤差(0.4%)被認(rèn)為是可以接受的。但由于應(yīng)用情況各不相同,所以必須慎重選擇誤差信號(hào)的動(dòng)態(tài)范圍。

  使用稱為ComparatorCounter的計(jì)數(shù)器來(lái)進(jìn)行比較器為高時(shí)的時(shí)鐘周期計(jì)數(shù)??刂苹芈吠ㄟ^(guò)用實(shí)際計(jì)數(shù)總數(shù)減去目標(biāo)值來(lái)創(chuàng)建稱為Error的誤差信號(hào)。

  回路輸出限制于不溢流或下溢。此外,每個(gè)更新事件都會(huì)清空ComparatorCounter,從而開(kāi)始另一個(gè)256時(shí)鐘周期測(cè)量。

  多反饋回路考慮

  當(dāng)控制回路是系統(tǒng)中的唯一控制回路時(shí),其轉(zhuǎn)換行為在某種程度上是無(wú)關(guān)緊要的,但當(dāng)其可能干擾多個(gè)其他回路時(shí)就會(huì)變得非常重要而必須加以考慮。

  控制理論的一個(gè)眾所周知的結(jié)論是,當(dāng)同時(shí)使用多個(gè)控制回路時(shí),它們應(yīng)當(dāng)有不同數(shù)量級(jí)的時(shí)間常數(shù),以便最小化它們之間的相互作用。

  數(shù)字控制回路的時(shí)間常數(shù)非常容易改變。例如,如果回路輸出是N位寬,則誤差積分器可設(shè)計(jì)為若干位寬,比如N+2位。然后,最低有效位被視為小數(shù)且留下不用,從而有效地使回路慢下來(lái)。再使用一點(diǎn)額外邏輯還可以使時(shí)間常數(shù)動(dòng)態(tài)化,亦即隨著其他回路的狀態(tài)而變化。

  顫振和恢復(fù)

  “顫振”一詞描述了控制回路在兩個(gè)(或更多)離散輸出碼之間來(lái)回振蕩的情形。這對(duì)這些類(lèi)型的控制回路是正常行為,在一些應(yīng)用中沒(méi)有什么重要意義。

  在不容忍顫振的應(yīng)用中,可以使用一點(diǎn)額外邏輯予以消除。檢測(cè)顫振最容易的方法是看回路的誤差信號(hào)。當(dāng)誤差信號(hào)小時(shí),回路接近其目標(biāo)。當(dāng)誤差信號(hào)在適合的時(shí)間長(zhǎng)度內(nèi)一直保持小,則可禁用回路的誤差積分器,以防止進(jìn)一步更新。

  確定誤差信號(hào)何時(shí)在“合適的時(shí)間”內(nèi)一直保持小意味著某種低通濾波。最簡(jiǎn)單的低通濾波器是單極IIR(無(wú)限脈沖響應(yīng))濾波器。這些濾波器易于以數(shù)字邏輯實(shí)現(xiàn)。

  可使用另一個(gè)(可選)計(jì)數(shù)器來(lái)給予回路更多時(shí)間以便充分恢復(fù),即使在其經(jīng)濾波的誤差信號(hào)變小程度已經(jīng)可接受之后。在本例中,該計(jì)數(shù)器稱為SettleCounter,無(wú)論何時(shí),只要經(jīng)濾波的誤差信號(hào)過(guò)大,其就會(huì)被清空。當(dāng)經(jīng)濾波的誤差信號(hào)小得可接受時(shí),計(jì)數(shù)器向上計(jì)數(shù),每個(gè)更新事件計(jì)一次。當(dāng)計(jì)數(shù)器達(dá)到最大值時(shí),控制回路的誤差積分器停止,回路的輸出不再變化。

  回路本身繼續(xù)全時(shí)間運(yùn)行(其誤差信號(hào)必須繼續(xù)跟蹤輸入信號(hào)中的變化),但輸出值被鎖定,因此其無(wú)法顫振。當(dāng)輸入信號(hào)大幅變化時(shí),經(jīng)濾波的誤差信號(hào)將會(huì)增大,導(dǎo)致回路被解鎖并開(kāi)始重新采集信號(hào)。

  結(jié)果

  示例電路的行為如圖3所示。輸出信號(hào)Vout一開(kāi)始時(shí)過(guò)大。DCGain值以每256個(gè)時(shí)鐘周期一個(gè)減幅的速度向下偏移,直至Error信號(hào)接近零。AbsFilteredError信號(hào)落后于誤差信號(hào),最終降至重新采集閾值以下。然后Reacquire走低。在SettleCounter達(dá)到其最大值時(shí),LoopEnable走低,回路輸出被鎖定。

  

 

  圖3:顯示采集和鎖定的波形輸出

  與傳統(tǒng)的完全模擬控制回路相比,混合信號(hào)控制回路具有許多優(yōu)點(diǎn)。它們易于實(shí)現(xiàn)并提供穩(wěn)定性保證,特別是在與設(shè)計(jì)合理的顫振檢波器結(jié)合使用之時(shí)。“鎖定”控制回路的能力為數(shù)字邏輯所獨(dú)有并且是一個(gè)極大的優(yōu)點(diǎn)。

  誤差積分器和回路誤差濾波策略代表可用于許多不同問(wèn)題的模塊方案。在可能時(shí),可將數(shù)字和模擬設(shè)計(jì)方法論的優(yōu)勢(shì)結(jié)合起來(lái),以便設(shè)計(jì)小、健壯且易于實(shí)現(xiàn)的新穎控制結(jié)構(gòu)。

  作者簡(jiǎn)介

  Warren Craddock是公司的混合信號(hào)設(shè)計(jì)工程師。他從事的工作領(lǐng)域是控制系統(tǒng)、數(shù)字信號(hào)處理和設(shè)計(jì)自動(dòng)化。他于2001年從弗吉尼亞理工大學(xué)獲得電子工程學(xué)士學(xué)位。

  Tamara Schmitz是公司的資深首席應(yīng)用工程師和全球技術(shù)培訓(xùn)師。她擁有斯坦福大學(xué)的電子工程學(xué)士學(xué)位、電子工程碩士學(xué)位及博士學(xué)位(RF CMOS設(shè)計(jì))。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: Intersil 模擬信號(hào)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉