選擇正確的串行總線系統(tǒng)(05-100)

　　圖2 PCIe提供額外的I/O槽和板上連接

　　ASI為支持載波類性能而設(shè)計的(見圖1)。它提供QoS、高可靠性、性能路圖(擴展到10Gbit/S以上)和寬廣的伸縮性。ASI允許開發(fā)人員實現(xiàn)數(shù)據(jù)和控制、通信的多點、同層間開關(guān)互連鏈路。對于流控制，此結(jié)構(gòu)對于每個虛擬信道采用結(jié)構(gòu)間的信用基機構(gòu)和出口鏈路屏蔽供數(shù)據(jù)通信層分和隔離。

　　在通信容量接近光纖能力時，為避免擁擠，協(xié)議提供的功能包括狀態(tài)基流控制機構(gòu)、最小帶寬調(diào)度器和端點源限制?？渴录幚砗凸芾淼膶ｉT協(xié)議接口，使此標準有最大的可用性。鏈路層、處理層首標和有效負載CRC保證端到端信息包完整性并提供錯誤通告。它也增加了可靠的安全性能和多計算能力。

　　ASI提供非常有競爭性的成本結(jié)構(gòu)。做為PCI Express(PCIe)結(jié)構(gòu)的擴展設(shè)計，ASI重新采用PCIe的物理和數(shù)據(jù)鏈路層，并增加一個改進的處理層，為滿足高性能背板互連要求提供所需的功能。這使得它能提供高性能特性，但另一方面也影響與廣泛采用的PCI架構(gòu)有關(guān)規(guī)模的軟件基礎(chǔ)和經(jīng)濟性。

　　在企業(yè)服務(wù)器和存儲領(lǐng)域，系統(tǒng)數(shù)據(jù)率繼續(xù)上升。在芯片間和背板對較高速度、較容易實現(xiàn)和低成本串行互連的需求正在增長。

　　提供與傳統(tǒng)PCI系統(tǒng)安裝無縫兼容的PCI串行互連標準保留與PCI系統(tǒng)安裝基座軟件兼容，并寬范圍認可芯片到芯片標準。其規(guī)范規(guī)定支持2.5Gbit/s固有數(shù)據(jù)率的信息包協(xié)議和層結(jié)構(gòu)性能。另外，它增加QoS、集成功率管理、熱插能力、每個引腳有效的高帶寬、錯誤報告、恢復和校正。

　　在服務(wù)器應(yīng)用中，PCIe提供額外I/O槽和板上連接。這種情況更像出現(xiàn)在2路和4路服務(wù)器中的情況。用PCIe到PCI-X橋(見圖2)支持到PCIe傳統(tǒng)槽。隨著存儲系統(tǒng)開始轉(zhuǎn)移到PCIe，將要求開關(guān)能支持I/O擴展,以便用于高性能、數(shù)據(jù)密集的端點(如光纖信道和RAID適配卡以及冗余1：1結(jié)構(gòu))，通過采用非透明橋接(圖3)可以實現(xiàn)。

　　PCIe開關(guān)和橋最終將提供設(shè)計人員I/O擴展的最經(jīng)濟方法，同時保留到傳統(tǒng)PCI/PCI-X系統(tǒng)的橋接。

　　對于中到高端服務(wù)器和存儲應(yīng)用中的高性能背板互連，ASI描準解開聚集結(jié)構(gòu)、I/O虛擬化和處理器間通信的將來要求。擴展PCIe架構(gòu)將推進ASI的性價比優(yōu)勢。

　　某些嵌入式處理和DSP基應(yīng)用(如無線基站應(yīng)用中的DSP)要求比較簡單的數(shù)據(jù)傳輸和協(xié)議管理方法。這些高度計算應(yīng)用通常要求系統(tǒng)在信號處理器之間快速傳輸數(shù)據(jù)。通常，它們不需要與高速系統(tǒng)背板有關(guān)的QoS或協(xié)議管理功能。

　　對于這樣的應(yīng)用，串行RapidIO(sRIO)標準有不少優(yōu)點。描準處理器互連應(yīng)用的一個簡單芯片間串行鏈路，sRIO消除了與Ethernet標準有關(guān)大量處理輔助操作。它是為短有效負載處理器之間通信(如基站中用AAL2基ATM單元承載信息包語音)設(shè)計。采用點到點鏈路，sRIO允許處理器通過源直接尋址(處理包含目標器件的明確地址)與另外處理器互接通信。用嵌入在開關(guān)中的路由表格，路由數(shù)據(jù)到它目標地。為了支持跨接這些鏈路的實時數(shù)據(jù)流和使等待時間最小，sRIO在硬件中增加錯誤檢測和恢復。

　　某些高端計算應(yīng)用，具有大量并行、多處理配置的處理器。Infiniband是把低等待時間、高可靠性和寬伸縮性結(jié)合在一起的第一個標準。此標準的軟件增強協(xié)議、復雜的尋址和路由配置支持幾百或幾千節(jié)點的機箱間互連。■