用PLD簡(jiǎn)化邊界掃描測(cè)試

　　此應(yīng)用使用萊迪思的多個(gè)邊界掃描端口連接器(BSCAN2)參考設(shè)計(jì)。BSCAN2參考設(shè)計(jì)可免費(fèi)從萊迪思的網(wǎng)站上下載，根據(jù)應(yīng)用的需要，可以對(duì)HDL源代碼進(jìn)行修改。該參考設(shè)計(jì)允許連接多達(dá)8個(gè)子鏈路到一個(gè)邊界掃描測(cè)試接口。多個(gè)BSCAN2示例可以級(jí)聯(lián)在一起，以增加可用的子鏈路的數(shù)目。這個(gè)設(shè)計(jì)使用兩個(gè)BSCAN2示例實(shí)現(xiàn)16個(gè)子鏈路。BSCAN2還可以啟用不同的測(cè)試時(shí)鐘用于每一個(gè)子鏈路。此功能是用來(lái)加速電路板調(diào)試和生產(chǎn)測(cè)試，導(dǎo)致電路板的制成時(shí)間減少了60%。

　　圖3：在邊界掃描控制應(yīng)用中的MachXO - 640

　　總結(jié)

　　基于PLD的邊界掃描控制解決方案將一個(gè)長(zhǎng)的掃描鏈路劃分成更小的子鏈路，改進(jìn)了故障檢測(cè)和隔離。通過(guò)去除電壓轉(zhuǎn)換器和緩沖器，在同一塊集成電路中整合了定制邏輯，加強(qiáng)了自動(dòng)化功能，可編程邏輯器件提供了一個(gè)優(yōu)越的替代ASSP的方案。基于PLD的解決方案使設(shè)計(jì)人員降低了電路板的成本，簡(jiǎn)化了電路板的布局，減少了測(cè)試時(shí)間，并支持更大的系統(tǒng)集成。