新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 用PLD簡化邊界掃描測試

用PLD簡化邊界掃描測試

作者:萊迪思半導體公司Manish Garg 時間:2010-07-23 來源:電子產(chǎn)品世界 收藏

  此應用使用的多個邊界掃描端口連接器(BSCAN2)參考設計。BSCAN2參考設計可免費從的網(wǎng)站上下載,根據(jù)應用的需要,可以對HDL源代碼進行修改。該參考設計允許連接多達8個子鏈路到一個邊界掃描測試接口。多個BSCAN2示例可以級聯(lián)在一起,以增加可用的子鏈路的數(shù)目。這個設計使用兩個BSCAN2示例實現(xiàn)16個子鏈路。BSCAN2還可以啟用不同的測試時鐘用于每一個子鏈路。此功能是用來加速電路板調(diào)試和生產(chǎn)測試,導致電路板的制成時間減少了60%。

本文引用地址:http://2s4d.com/article/111150.htm

  圖3:在邊界掃描控制應用中的MachXO - 640

  總結

  基于的邊界掃描控制解決方案將一個長的掃描鏈路劃分成更小的子鏈路,改進了故障檢測和隔離。通過去除電壓轉換器和緩沖器,在同一塊集成電路中整合了定制邏輯,加強了自動化功能,可編程邏輯器件提供了一個優(yōu)越的替代ASSP的方案。基于的解決方案使設計人員降低了電路板的成本,簡化了電路板的布局,減少了測試時間,并支持更大的系統(tǒng)集成。


上一頁 1 2 3 下一頁

關鍵詞: 萊迪思 PLD

評論


相關推薦

技術專區(qū)

關閉