virtex-ii 文章最新資訊

【單片機(jī)到嵌入式之路】序列之8：操作系統(tǒng)認(rèn)識(shí)初步——μC/OS-II

　　本節(jié)我們將對(duì)ucosII操作系統(tǒng)有個(gè)初步的認(rèn)識(shí)，主要是從下面2個(gè)方面進(jìn)行講解：　　1.UCOSII操作系統(tǒng)的簡(jiǎn)介　　2.UCOSII操作系統(tǒng)組成部分　　一、UCOSII操作系統(tǒng)的簡(jiǎn)介：　　μC/OS-II 是一種基于優(yōu)先級(jí)的搶占式多任務(wù)實(shí)時(shí)操作系統(tǒng)，包含了實(shí)時(shí)內(nèi)核、任務(wù)管理、時(shí)間管理、任務(wù)間通信同步(信號(hào)量，郵箱，消息隊(duì)列)和內(nèi)存管理等功能。它可以使各個(gè)任務(wù)獨(dú)立工作，互不干涉，很容易實(shí)現(xiàn)準(zhǔn)時(shí)而且無誤執(zhí)行，使實(shí)時(shí)應(yīng)用程序的設(shè)計(jì)和擴(kuò)展變得容易，使應(yīng)用程序的設(shè)計(jì)過程大為減化。　　
關(guān)鍵字： μC/OS-II 操作系統(tǒng)

基于Nios II的機(jī)器人視覺伺服控制器的研究與設(shè)計(jì)

　　引言　　Altera公司的Nios II處理器是可編程邏輯器件的軟核處理器。NiosII軟核處理器和存儲(chǔ)器、I/O接口等外設(shè)可嵌入到FPGA中，組成一個(gè)可編程單芯片系統(tǒng)(SOPC)，大大降低了系統(tǒng)的成本、體積和功耗。適合網(wǎng)絡(luò)、電信、數(shù)據(jù)通信、嵌入式和消費(fèi)市場(chǎng)等各種嵌入式應(yīng)用場(chǎng)合。　　本文提出一個(gè)基于Nios II處理器結(jié)構(gòu)的系統(tǒng)用于實(shí)現(xiàn)機(jī)器人實(shí)時(shí)運(yùn)動(dòng)檢測(cè)跟蹤，使用線性卡爾曼濾波器算法來快速完成運(yùn)動(dòng)估計(jì)及進(jìn)一步分析和校正，算法中的乘除利用MATLAB/DSP Builder生成的模塊作為Nios
關(guān)鍵字： Nios II FPGA

Altera為Quartus II軟件提供強(qiáng)勁引擎Spectra-Q

　　Altera公司(Nasdaq: ALTR)宣布為其業(yè)界領(lǐng)先、成熟可靠的Quartus® II軟件引入功能超級(jí)強(qiáng)勁的Spectra-Q™引擎，以提高下一代可編程器件的設(shè)計(jì)效能，縮短產(chǎn)品面市時(shí)間。Spectra-Q引擎的新功能創(chuàng)紀(jì)錄地縮短了編譯時(shí)間，提供通用、快速跟蹤設(shè)計(jì)輸入和置入式IP集成特性，延續(xù)了Altera Quartus II軟件的領(lǐng)先優(yōu)勢(shì)，令基于FPGA和SoC的設(shè)計(jì)快馬加鞭?，F(xiàn)在，客戶可以在更高抽象層面上進(jìn)行設(shè)計(jì)并實(shí)現(xiàn)，極大地縮短了設(shè)計(jì)時(shí)間，解決了下一代設(shè)計(jì)面臨的挑戰(zhàn)。
關(guān)鍵字： Altera Quartus II

基于DDS IP核及Nios II的可重構(gòu)信號(hào)源設(shè)計(jì)

　　SOPC(System on a Programmable Chip，片上可編程系統(tǒng))是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器、存儲(chǔ)器、I/O接口、LVDS、CDR等系統(tǒng)設(shè)計(jì)需要的功能模塊集成到一個(gè)可編程邏輯器件上，構(gòu)建一個(gè)可編程的片上系統(tǒng)。它具有靈活的設(shè)計(jì)方式，軟硬件可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。SOPC的核心器件FPGA已經(jīng)發(fā)展成一種實(shí)用技術(shù)，讓系統(tǒng)設(shè)計(jì)者把開發(fā)新產(chǎn)品的時(shí)間和風(fēng)險(xiǎn)降到最小。最重要的是，具有現(xiàn)場(chǎng)可編程性的FPGA延長(zhǎng)了產(chǎn)品在市場(chǎng)的存
關(guān)鍵字： SOPC DDS Nios II Altera

uC/OS-II 系統(tǒng)的多任務(wù)看門狗設(shè)計(jì)

　　在嵌入式系統(tǒng)中為提高微型機(jī)系統(tǒng)的可靠性和安全性, 常用的方法就是使用“看門狗”?？撮T狗分硬件看門狗和軟件看門狗。硬件看門狗采用“看門狗”電路, 通過定時(shí)器, 對(duì)微型機(jī)任務(wù)即“喂狗”在運(yùn)行時(shí)間上加以約束, 任務(wù)必須在最大指定時(shí)間范圍內(nèi)完成, 否則重啟系統(tǒng)。軟件看門狗采用處理器內(nèi)部定時(shí)器, 把任務(wù)的理論最大運(yùn)行時(shí)間作為時(shí)間約束, 如果該任務(wù)超過了這個(gè)時(shí)間跨度, 則強(qiáng)制退出本次任務(wù)。上述看門狗采用的是單任務(wù)的順序機(jī)制, 容易實(shí)現(xiàn)。在多任
關(guān)鍵字： uC/OS-II LPC2132

ARM7嵌入式系統(tǒng)在車輛調(diào)度中的應(yīng)用范疇

　　一、車輛調(diào)度系統(tǒng)的整體設(shè)計(jì)：　　整個(gè)系統(tǒng)包括四個(gè)部分(1)通信主站;(2)車載從站;(3)通信鏈路。(4)系統(tǒng)監(jiān)控部分。下面對(duì)各個(gè)部分的功能做一個(gè)簡(jiǎn)單的介紹。　　(1)通信主站：完成信息的轉(zhuǎn)發(fā)，它是連接系統(tǒng)監(jiān)控部分和車載從站的紐帶，它將從系統(tǒng)監(jiān)控部分來的信息轉(zhuǎn)發(fā)給車載從站。并且接收車載從站的信息，并將信息上傳給系統(tǒng)監(jiān)控部分。　　(2)車載從站：被監(jiān)控的對(duì)象，接收監(jiān)控調(diào)度命令，并可以返回自己的狀態(tài)信息。狀態(tài)信息的取得是依靠在車載從站中的GPS接收機(jī)來完成車輛位置和速度信息等的采集工作。　
關(guān)鍵字： ARM7 UC/OS-II

基于LPC2138和μC/OS II的超聲波測(cè)距系統(tǒng)設(shè)計(jì)

　　引言　　超聲波指向性強(qiáng)，能量消耗緩慢，在介質(zhì)中傳播的距離較遠(yuǎn)，因而用于距離測(cè)量。利用超聲波檢測(cè)往往較迅速、方便、計(jì)算簡(jiǎn)單、易于實(shí)時(shí)控制，且測(cè)量精度能達(dá)到工業(yè)實(shí)用要求，因此在移動(dòng)機(jī)器人的研制中得到廣泛應(yīng)用。移動(dòng)機(jī)器人要在未知和不確定環(huán)境下運(yùn)行，必須具備自動(dòng)導(dǎo)航和避障功能。超聲波傳感器以其信息處理簡(jiǎn)單、速度快和價(jià)格低的特點(diǎn)廣泛用作移動(dòng)機(jī)器人的測(cè)距傳感器，實(shí)現(xiàn)避障、定位、環(huán)境建模和導(dǎo)航等功能。　　2 系統(tǒng)總體設(shè)計(jì)方案　　2.1 超聲波測(cè)距原理　　2.1.1 超聲波發(fā)生器　　超聲波為直線傳
關(guān)鍵字： LPC2138 μC/OS II

基于FPGA的軟件無線電平臺(tái)設(shè)計(jì)

　　軟件無線電的出現(xiàn)，是無線電通信從模擬到數(shù)字、從固定到移動(dòng)后，由硬件到軟件的第三次變革。簡(jiǎn)單地說，軟件無線電就是一種基于通用硬件平臺(tái)，并通過軟件可提供多種服務(wù)的、適應(yīng)多種標(biāo)準(zhǔn)的、多頻帶多模式的、可重構(gòu)可編程的無線電系統(tǒng)。軟件無線電的關(guān)鍵思想是，將AD(DA)盡可能靠近天線和用軟件來完成盡可能多的無線電功能。　　蜂窩移動(dòng)通信系統(tǒng)已經(jīng)發(fā)展到第三代，3G系統(tǒng)進(jìn)入商業(yè)運(yùn)行一方面需要解決不同標(biāo)準(zhǔn)的系統(tǒng)間的兼容性;另一方面要求系統(tǒng)具有高度的靈活性和擴(kuò)展升級(jí)能力，軟件無線電技術(shù)無疑是最好的解決方案。用ASI
關(guān)鍵字： FPGA Virtex-4 PowerPC

采用Virtex-5嵌入式三模以太網(wǎng)MAC進(jìn)行設(shè)計(jì)

　　以太網(wǎng)是一個(gè)占據(jù)絕對(duì)優(yōu)勢(shì)的固線連接標(biāo)準(zhǔn)。Xilinx® Virtex™-5 以太網(wǎng)媒體接入控制器(以太網(wǎng)MAC)模塊提供了專用的以太網(wǎng)功能，它和 Virtex-5 RocketIO™ GTP收發(fā)器以及 SelectIO™ 技術(shù)相結(jié)合，能夠讓用戶與各種網(wǎng)絡(luò)設(shè)備進(jìn)行連接。在Virtex-5器件中，以太網(wǎng)MAC模塊作為一個(gè)硬件塊集成在FPGA內(nèi)部。　　在Xilinx設(shè)計(jì)環(huán)境中，以太網(wǎng)MAC是一個(gè)庫原語，名為TEMAC。該原語包括一對(duì)10/100/1000 Mb
關(guān)鍵字： Virtex-5 以太網(wǎng)

利用 Virtex-5 SXT 的高性能 DSP 解決方案

　　二十多年來，F(xiàn)PGA 為世人提供了最靈活、適應(yīng)性極強(qiáng)、快速的設(shè)計(jì)環(huán)境。早期的 DSP 設(shè)計(jì)人員發(fā)現(xiàn)，可將一種可再編程的門海用于數(shù)字信號(hào)處理。如果把內(nèi)置到 FPGA 架構(gòu)中的乘法器、加法器和累加單元結(jié)合起來，就可以利用大規(guī)模并行計(jì)算實(shí)現(xiàn)有效的濾波器算法。　　在未加工頻率性能方面的損失，通過并行計(jì)算得到了彌補(bǔ)，而且得遠(yuǎn)大于失，可謂“失之東隅，收之桑榆”;由此獲得的 DSP 帶寬完全可與替代方案媲美。隨著時(shí)間的推移，乘法器和加法器的實(shí)施越來越高效。1998 年，Xilinx 順理
關(guān)鍵字： Virtex-5 DSP

用于 Virtex-5 FPGA 的浮點(diǎn)接口

　　本文介紹Virtex - 5 FXT FPGA系列浮點(diǎn)接口，賽靈思logiCORE的IP處理器單元( APU )輔助PowerPC 440嵌入式微處理器設(shè)計(jì)的IP基礎(chǔ)知識(shí)。　　點(diǎn)擊此處下載
關(guān)鍵字： Virtex-5 FPGA

使用Virtex-5 FPGA實(shí)現(xiàn)LTE仿真器

　　功能強(qiáng)大的可編程邏輯平臺(tái)使得Prisma Engineering公司能夠針對(duì)所有蜂窩網(wǎng)絡(luò)提供可重配置無線測(cè)試設(shè)備。長(zhǎng)期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高頻譜效率的射頻技術(shù)外，其架構(gòu)還得到了大幅簡(jiǎn)化。LTE系統(tǒng)的無線接入部分Node-B，是連接無線電和整個(gè)互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無法監(jiān)測(cè)和測(cè)試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測(cè)試LTE網(wǎng)絡(luò)元件。　　這正是Prisma
關(guān)鍵字： Virtex-5 FPGA 仿真器

基于Virtex-5的3.125G串行傳輸系統(tǒng)的設(shè)計(jì)與驗(yàn)證

　　1 引言　　隨著電子系統(tǒng)的不斷發(fā)展，芯片間以及板間的數(shù)據(jù)傳輸需求也在不斷增長(zhǎng)，傳統(tǒng)的單端并行數(shù)據(jù)傳輸模式早已不能滿足現(xiàn)在高帶寬應(yīng)用的要求。USB 3.0、SATA 3.0、PCI-E 2.0等新串行規(guī)范的發(fā)布以及更高速的串并/并串轉(zhuǎn)換單元(SERDES)芯片的推出更是引起了業(yè)界對(duì)高速差分串行數(shù)據(jù)傳輸?shù)臒o限憧憬。為了解決下一代無線通信基站中多天線(MIMO)信號(hào)處理所帶來的巨大數(shù)據(jù)吞吐量要求，本文基于Virtex-5 FPGA的GTP單元給出了一種在高級(jí)電信計(jì)算架構(gòu)(ATCA)機(jī)箱內(nèi)實(shí)現(xiàn)單對(duì)差分線進(jìn)
關(guān)鍵字： FPGA Virtex-5

基于Virtex-5平臺(tái)的真隨機(jī)數(shù)發(fā)生器的設(shè)計(jì)實(shí)現(xiàn)

　　真隨機(jī)數(shù)發(fā)生器(TRNG)在統(tǒng)計(jì)學(xué)、信息安全等領(lǐng)域有著廣泛的應(yīng)用。在這些領(lǐng)域中，不僅要求數(shù)據(jù)序列分布均勻、彼此獨(dú)立，而且要求其具有不可預(yù)測(cè)性，能夠抵御針對(duì)隨機(jī)性的攻擊。B.Sunar，W.J.Martin和D.R.Stinson提出，真隨機(jī)數(shù)發(fā)生器的性能受3個(gè)因素的影響：熵源(Entropy Source)，采集方式(Harvesting Mechanism)和后續(xù)處理(Post-Processing)。在電路系統(tǒng)中最常見的三種真隨機(jī)數(shù)產(chǎn)生方法為：1)直接放大法：放大電路中的電阻熱噪聲等物理噪聲，通過
關(guān)鍵字： FPGA Virtex-5 隨機(jī)數(shù)發(fā)生器

【從零開始走進(jìn)FPGA】美好開始——我流啊流啊流

　　按照基于Windows的語言(C、C++、C#)等編程語言的初學(xué)入門教程，第一個(gè)歷程應(yīng)該是“Hello World!”的例程。但由于硬件上的驅(qū)動(dòng)難易程度，此例程將在在后續(xù)章程中推出。硬件工程師學(xué)習(xí)開發(fā)板的第一個(gè)例程：流水燈，一切美好的開始。　　本章將會(huì)在設(shè)計(jì)代碼的同時(shí)，講解Quartus II 軟件的使用，后續(xù)章節(jié)中只講軟件的思想，以及解決方案，不再做過多的累贅描述。　　一、Step By Step 建立第一個(gè)工程　　(1)建立第一個(gè)工程，F(xiàn)ile-New-New
關(guān)鍵字： FPGA Quartus II