pcb設(shè)計(jì) 文章進(jìn)入pcb設(shè)計(jì)技術(shù)社區(qū)

降低pcb設(shè)計(jì)風(fēng)險(xiǎn)的三點(diǎn)技巧

PCB設(shè)計(jì)過程中，如果能提前預(yù)知可能的風(fēng)險(xiǎn)，提前進(jìn)行規(guī)避，PCB設(shè)計(jì)成功率會(huì)大幅度提高。很多公司評(píng)估項(xiàng)目的時(shí)候會(huì)有一個(gè)PCB設(shè)計(jì)一板成功率的指標(biāo)。
關(guān)鍵字： PCB設(shè)計(jì)

【PCB設(shè)計(jì)】天線設(shè)計(jì)“寶典大全”

天線饋電的考量
關(guān)鍵字： PCB設(shè)計(jì) 天線設(shè)計(jì)

高速PCB設(shè)計(jì)指南---PCB的可靠性設(shè)計(jì)

目前電子器材用于各類電子設(shè)備和系統(tǒng)仍然以印制電路板為主要裝配方式。實(shí)踐證明，即使電路原理圖設(shè)計(jì)正確，印制電路板設(shè)計(jì)不當(dāng)，也會(huì)對(duì)電子設(shè)備的可靠
關(guān)鍵字： PCB設(shè)計(jì)

高頻PCB抗干擾的研究

PCB板的設(shè)計(jì)中 ,隨著頻率的迅速提高 ,將出現(xiàn)與低頻 PCB板設(shè)計(jì)所不同的諸多干擾 ,并且 ,隨著頻率的提高和PCB板的小型化和低成本化之間的矛盾日益突出 ,
關(guān)鍵字： PCB設(shè)計(jì) 抗干擾

權(quán)衡電源與PCB設(shè)計(jì)

在進(jìn)行比較復(fù)雜的板子設(shè)計(jì)的時(shí)候，你必須進(jìn)行一些設(shè)計(jì)權(quán)衡。因?yàn)檫@些權(quán)衡，那么就存在一些因素會(huì)影響到PCB的電源分配網(wǎng)絡(luò)的設(shè)計(jì)。
關(guān)鍵字： PCB設(shè)計(jì)

多層板PCB設(shè)計(jì)時(shí)的EMI解決之道

在IC的電源引腳附近合理地安置適當(dāng)容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應(yīng)的特性，這使得電容無
關(guān)鍵字：多層板 PCB設(shè)計(jì) EMI

隔行不隔山 PCB系統(tǒng)設(shè)計(jì)軟件讓設(shè)計(jì)飛起來

對(duì)系統(tǒng)開發(fā)展設(shè)計(jì)工程師而言，要能同時(shí)兼顧IC設(shè)計(jì)、封裝與印刷電路板(PCB)系統(tǒng)層級(jí)的設(shè)計(jì)，相當(dāng)困難，也需要花更多時(shí)間一一了解。這并不表示工程師能力
關(guān)鍵字： PCB設(shè)計(jì) IC設(shè)計(jì) 封裝

PCB設(shè)計(jì)的DFM問題

這種刷焊焊盤在調(diào)試或者后端維修時(shí)最左邊的地焊盤很容易脫落，后果是整個(gè)板子就報(bào)廢了，產(chǎn)生這種問題的原因是：此處焊盤和地的連接面積過大，那么導(dǎo)熱
關(guān)鍵字： PCB設(shè)計(jì) DFM 焊接

專家來答混合信號(hào)PCB設(shè)計(jì)問題

在數(shù)字和模擬并存的系統(tǒng)中，我看到過有2種處理方法，一個(gè)是數(shù)字地和模擬地分開，比如在地層，數(shù)字地是獨(dú)立地一塊，模擬地獨(dú)立一塊，單點(diǎn)用銅皮或FB磁珠
關(guān)鍵字：混合信號(hào) PCB設(shè)計(jì)

如何解決多層PCB設(shè)計(jì)時(shí)的EMI問題？

解決EMI問題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設(shè)計(jì)等。本文從最基本的PCB布板出發(fā)，討論P(yáng)CB分層
關(guān)鍵字：多層 PCB設(shè)計(jì) EMI

并行設(shè)計(jì)FPGA和PCB，應(yīng)對(duì)系統(tǒng)設(shè)計(jì)的趨勢與挑戰(zhàn)

復(fù)雜度日益增加的系統(tǒng)設(shè)計(jì)要求高性能FPGA的設(shè)計(jì)與PCB設(shè)計(jì)并行進(jìn)行。通過整合FPGA和PCB設(shè)計(jì)工具以及采用高密度互連(HDI)等先進(jìn)的制造工藝，這種設(shè)計(jì)方法
關(guān)鍵字： FPGA設(shè)計(jì) PCB設(shè)計(jì) 設(shè)計(jì)方法

國內(nèi)流行的PCB設(shè)計(jì)軟件

PCB設(shè)計(jì)軟件就是以電路原理圖為根據(jù)，實(shí)現(xiàn)電路設(shè)計(jì)所需的功能。電路板的設(shè)計(jì)主要指版圖設(shè)計(jì)，需要考慮元器件和連線的整體布局，包括內(nèi)部電子元件的優(yōu)化
關(guān)鍵字： PCB設(shè)計(jì) 設(shè)計(jì)軟件電路原理圖

高速PCB信號(hào)走線的九條規(guī)則

在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會(huì)造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接
關(guān)鍵字：高速信號(hào) PCB設(shè)計(jì) 走線規(guī)則

在單片機(jī)PCB設(shè)計(jì)過程中擺脫EMC的軟硬件處理方法

對(duì)于一個(gè)電子工程師來說，在單片機(jī)的電路設(shè)計(jì)中電磁干擾不僅關(guān)系了單片機(jī)在控制在中的能力和準(zhǔn)確度，還關(guān)系到企業(yè)在行業(yè)中的競爭。對(duì)電磁干擾的設(shè)計(jì)本
關(guān)鍵字：單片機(jī) PCB設(shè)計(jì) EMC

可穿戴PCB設(shè)計(jì)師需要關(guān)注的三大塊

由于體積和尺寸都很小，對(duì)日益增長的可穿戴物聯(lián)網(wǎng)市場來說幾乎沒有現(xiàn)成的印刷電路板標(biāo)準(zhǔn)。在這些標(biāo)準(zhǔn)面世之前，我們不得不依靠在板級(jí)開發(fā)中所學(xué)的知識(shí)
關(guān)鍵字：可穿戴 PCB設(shè)計(jì) 印刷電路板標(biāo)準(zhǔn)

共150條 3/10 « 1 2 3 4 5 6 7 8 9 10 »

pcb設(shè)計(jì)介紹

在高速設(shè)計(jì)中，可控阻抗板和線路的特性阻抗是最重要和最普遍的問題之一。首先了解一下傳輸線的定義：傳輸線由兩個(gè)具有一定長度的導(dǎo)體組成，一個(gè)導(dǎo)體用來發(fā)送信號(hào)，另一個(gè)用來接收信號(hào)（切記“回路”取代“地”的概念）。在一個(gè)多層板中，每一條線路都是傳輸線的組成部分，鄰近的參考平面可作為第二條線路或回路。一條線路成為“性能良好”傳輸線的關(guān)鍵是使它的特性阻抗在整個(gè)線路中保持恒定。　　線路板成為“可控阻抗板”的關(guān) [ 查看詳細(xì) ]