首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

基于CPLD的FPGA從并快速加載方案

  • 現(xiàn)場可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計的需要靈活實現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來越廣泛的使用。FPGA 是基于靜態(tài)隨機存儲器(SRAM)結(jié)構(gòu)的，
  • 關(guān)鍵字： FPGA    CPLD    控制器    從并    加載  

基于FPGA的多路視頻收發(fā)系統(tǒng)的設(shè)計與實現(xiàn)

  • 摘要：為了實現(xiàn)對多路視頻和數(shù)據(jù)信號的同步傳輸，提出了一種基于FPGA的視頻數(shù)據(jù)綜合傳輸系統(tǒng)設(shè)計方案，并完成系統(tǒng)的軟硬件設(shè)計。該系統(tǒng)的硬件部分主要由FPGA、CPLD芯片及光模塊等設(shè)備組成，軟件部分采用VHDL語言進行
  • 關(guān)鍵字： 視頻傳輸  FPGA  數(shù)據(jù)傳輸  光模塊  

畫PCB時的布線技巧和要領(lǐng)分析

  • 　　布線是PCB設(shè)計過程中技巧最細、限定最高的，即使布了十幾年線的工程師也往往覺得自己不會布線，因為看到了形形色色的問題，知道了這根線布了出去就會導致什么惡果，所以，就變的不知道怎么布了。但是高手還是有的，他們有著很理性的知識，同時又帶著一些自我創(chuàng)作的情感去布線，布出來的線就頗為美觀有藝術(shù)感。 　　下面是一些好的布線技巧和要領(lǐng)： 　　首先，先對做個基礎(chǔ)介紹，PCB的層數(shù)可以分為單層，雙層和多層的，單層現(xiàn)在基本淘汰了。雙層板現(xiàn)在音響系統(tǒng)中用的挺多，一般是作為功放粗狂型的板子，多層板就是指4層及4層以上的
  • 關(guān)鍵字： PCB  布線  

PCB傳輸線之SI反射問題

  • 　　1. SI問題的成因 　　SI問題最常見的是反射，我們知道PCB傳輸線有“特征阻抗”屬性，當互連鏈路中不同部分的“特征阻抗”不匹配時，就會出現(xiàn)反射現(xiàn)象。 　　SI反射問題在信號波形上的表征就是：上沖/下沖/振鈴 等。 　　下圖所示是一個典型的高速信號互連鏈路，信號傳輸路徑包括：①發(fā)送端芯片(封裝與PCB過孔)②子卡PCB走線③子卡連接器④背板PCB走線⑤對側(cè)子卡連接器⑥對側(cè)子卡PCB走線⑦AC耦合電容⑧接收端芯片(封裝與PCB過孔) 　　
  • 關(guān)鍵字： PCB  SI反射  

羅德與施瓦茨應邀參加2016 APAC IIA 會議，展示其先進的PCB 測試解決方案

  • 　　2016年9月21日，INTEL 公司在深圳舉辦了2016 APAC IIA研討會，羅德與施瓦茨公司(R&S公司)應邀參加本次會議，并展示了其基于Delta-L+的PCB 測試解決方案。本次APAC IIA (APAC Interconnect Industry Association )會議針對印刷電路板的電氣特性方法與驗證(如傳輸線損耗)展開探討，參會者主要來自于 PCB廠商、材料廠商、儀器廠商和終端使用者。 　　INTEL依據(jù)PCB產(chǎn)業(yè)的需要，加速開發(fā)系統(tǒng)化的實現(xiàn)流程，來滿足PCB設(shè)計
  • 關(guān)鍵字： R&S  PCB  

FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應用

  • 　　引言 　　車輛在動態(tài)稱重時，作用在平臺上的力除真實軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等，給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導致不能實現(xiàn)實時處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 　　FIR濾波的原理及實現(xiàn) 　　本文采用FIR數(shù)字濾波，其原理如公式1所示。 　　Y(n)= (1) 　　其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信
  • 關(guān)鍵字： FPGA  FIR  

技術(shù)干貨不容錯過：EMC防護電路PCB設(shè)計

  • 　　快速ESD 脈沖可能在電路板上相鄰(平行)導線間產(chǎn)生感應電壓。如果上述情況發(fā)生，由于將不會得到保護，因此感應電壓路徑將成為另一條讓浪涌到達IC的路徑。因此，被保護的輸入線不應該被放置在其它單獨、未受保護的走線旁邊。推薦的ESD 抑制器件PCB 布局方案應該是：應盡可能的濾除所有的I/O 口的干擾信號，靠近連接器/觸點PCB側(cè)。 　　布線時，盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾;輸入輸出端用的導線應盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。 　　在使用T
  • 關(guān)鍵字： EMC  PCB  

基于USB2．0協(xié)議的通用測控通信接口設(shè)計

  • 隨著我國航空航天技術(shù)的迅速發(fā)展，對地面遙控遙測接收機的實時性和高速數(shù)據(jù)傳輸性能的要求越來越高。越來越多的遙測遙控地面信道處理器都采用了實時能力更強的高速DSP/FPGA架構(gòu)設(shè)計方案?；贒SP/FPGA架構(gòu)的設(shè)計方案
  • 關(guān)鍵字： CY7C68013A  測控通信  FPGA  USB固件設(shè)計  

ARM與神經(jīng)網(wǎng)絡(luò)處理器的通信方案設(shè)計

  • 摘要：基于ARM芯片和FPGA的特點，設(shè)計了一種ARM與FPGA人工神經(jīng)網(wǎng)絡(luò)處理器之間的通信方案。該方案采用ARM的ZDMA控制器對數(shù)據(jù)傳輸進行控制，完成ARM與神經(jīng)網(wǎng)絡(luò)處理器的控制寄存器組、分布式存儲器、樣本存儲器等存儲體
  • 關(guān)鍵字： 神經(jīng)網(wǎng)絡(luò)  嵌入式  通信  ARM  FPGA  S3C44BOX  ZDMA  

基于雙口RAM核監(jiān)測數(shù)字示波器設(shè)計研究

  • 摘要：在核監(jiān)測中，常將各種傳感器輸出的信號通過A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號，然后利用數(shù)字信號處理技術(shù)對各種核信號進行數(shù)字處理。為了準確測量核信號數(shù)字波形的各種參數(shù)，對基于FPGA雙口RAM的數(shù)字示波器進行了設(shè)計和
  • 關(guān)鍵字： 核脈沖  數(shù)字示波器  數(shù)字波形  FPGA  雙口RAM  

基于FPGA的數(shù)字通信實訓平臺的設(shè)計與實現(xiàn)

  • 摘要：本實訓平臺著眼于提升高職層次學生的職業(yè)能力，圍繞典型的數(shù)字通信系統(tǒng)模型，設(shè)計了擴展性強、可測性好的FPGA核心板，并開發(fā)了多個配套的功能模塊。憑借著FPGA強大的硬件可編程能力，創(chuàng)設(shè)了分層遞進的實驗模式
  • 關(guān)鍵字： FPGA  數(shù)字通信系統(tǒng)  EP1C3T144  QuartusⅡ9．0  片上通信系統(tǒng)  

基于FPGA IP核的FFT實現(xiàn)與改進

  • 摘要 利用FPGA IP核設(shè)計了一種快速、高效的傅里葉變換系統(tǒng)。針對非整數(shù)倍信號周期截斷所導致的頻譜泄露問題，提出了一種通過時輸入信號加窗處理來抑制頻譜泄露的方法。利用Modelsim和Matlab對設(shè)計方案進行了仿真，同
  • 關(guān)鍵字： FFT  FPGA  IP核  加窗處理  

基于FPGA的多路數(shù)字信號復接系統(tǒng)設(shè)計與實現(xiàn)

  • 摘要 數(shù)字復分接技術(shù)是數(shù)字通信網(wǎng)中的一項重要技術(shù)，能將若干路低速信號合并為一路高速信號，以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復接系統(tǒng)的基礎(chǔ)上，采用VHDL對數(shù)字復分接系統(tǒng)進行建模設(shè)計和實現(xiàn)。并利
  • 關(guān)鍵字： 數(shù)字復接系統(tǒng)  乒乓操作  先進先出存儲器  FPGA  

JPEG2000數(shù)據(jù)壓縮的FPGA實現(xiàn)

  • 高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標準的數(shù)據(jù)壓縮系統(tǒng)的FPGA實現(xiàn)方案。相對于軟件算法實現(xiàn)和其他硬件方法，采用FPGA硬件實現(xiàn)可降低系統(tǒng)復雜度提高性能。最終設(shè)計的IP核具有資源占用少，性能良好和便于擴展等優(yōu)點，能夠滿足通信傳輸和照相設(shè)備等應用需求。
  • 關(guān)鍵字： JPEG2000  數(shù)據(jù)壓縮  FPGA  DWT  

基于NiosⅡ的單點自適應控制器設(shè)計研究

  • 摘要 為了提高道路交叉口通行能力，設(shè)計了一種單點交叉口自適應控制系統(tǒng)。系統(tǒng)采用SOPC方案，利用具有NiosⅡ軟核的FPGA芯片設(shè)計了控制器的硬件，井利用遺傳算法建立了信號配時優(yōu)化模型、VHDL語言進行了遺傳算法的硬
  • 關(guān)鍵字： NiosⅡ  FPGA  單點交叉口  自適應控制  遺傳算法硬件化  
共8388條 152/560 |‹ « 150 151 152 153 154 155 156 157 158 159 » ›|

fsp:fpga-pcb介紹

您好，目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473