首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> flash fpga

不同的verilog代碼風格看RTL視圖之一

  • 　　剛開始玩CPLD/FPGA開發(fā)板的時候使用的一塊基于EPM240T100的板子，alter的這塊芯片雖說功耗小體積小，但是資源還是很小的，你寫點稍微復雜的程序，如果不注意coding style，很容易就溢出了。當時做一個三位數(shù)的解碼基本就讓我苦死了，對coding style的重要性也算是有一個比較深刻的認識了。 　　后來因為一直在玩xilinx的spartan3 xc3s400，這塊芯片資源相當豐富，甚至于我在它里面緩存了一幀640*480*3/8BYTE的數(shù)據(jù)都沒有問題(VGA顯示用)。而最近
  • 關(guān)鍵字： FPGA  verilog  RTL  

解讀verilog代碼的一點經(jīng)驗

  • 　　學習FPGA其實也不算久，開始的時候參考別人的代碼并不多，大多是自己寫的，那時候做時序邏輯多一些。參加了中嵌的培訓班，一個多月的時間在熟悉ISE軟件的使用以及verilog語法方面下了苦功，也參考了不少書，算是為自己打下了比較好的基礎(chǔ)。因為那時候培訓的方向是軟件無線電方面的，所以做了很多有關(guān)的模塊程序，之前的日志里也發(fā)表了很多，關(guān)鍵是一個興趣，感覺仿真后看到自己的一個個算法思想得到實現(xiàn)真有成就感。后來停了一段時間，因為實在沒有比較有意思的活干了。 　　直到前段時間開始使用SP306的開發(fā)板，然后會參
  • 關(guān)鍵字： FPGA  verilog  

CPLD對FPGA從并快速加載的解決方案

  • 　　現(xiàn)場可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計的需要靈活實現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來越廣泛的使用。FPGA是基于靜態(tài)隨機存儲器(SRAM)結(jié)構(gòu)的，斷電后程序丟失后的每次上電都需要重新加載程序。且隨著FPGA規(guī)模的升級，加載程序的容量也越來越大，如Xilinx公司的Spartan - 6系列中的6SLX150T，其加載容量最大可以達到4.125 MB. 　　1 FPGA常用配置方式 　　FPGA的配置數(shù)據(jù)通常存放在系統(tǒng)中的存儲
  • 關(guān)鍵字： CPLD  FPGA  modelsim   

FPGA電源設(shè)計適合并行工程嗎？

  • 　　如果設(shè)計師可以在開發(fā)過程早期就滿足基于FPGA的設(shè)計，提出的功耗要求和約束條件，那么在系統(tǒng)的最終實現(xiàn)階段就能形成極具競爭力的優(yōu)勢。然而，根據(jù)整個技術(shù)文獻中這種自我暗示式的反復禱告，今天基于FPGA的系統(tǒng)中還有什么會使得完全遵循這個建議變得不切實際或過于困難呢?盡管能夠使用各種開發(fā)工具，如專門針對FPGA項目開發(fā)的早期功耗預估器和功耗分析器，但對電源設(shè)計師來說，在設(shè)計過程早期就考慮最壞情況而不是最佳情況的電源系統(tǒng)是有好處的，因為在許多方面仍有太多的不確定性，比如在硬件設(shè)計完成和功耗可以測量之前，靜態(tài)小電
  • 關(guān)鍵字： FPGA  電源設(shè)計  

基于單片機和FPGA設(shè)計的程控濾波器

  • 　　以單片機和可編程邏輯器件(FPGA)為控制核心，設(shè)計了一個程控濾波器，實現(xiàn)了小信號程控放大、程控調(diào)整濾波器截止頻率和幅頻特性測試的功能。其中放大模塊由可變增益放大器AD603實現(xiàn)，最大增益60dB，10dB步進可調(diào)，增益誤差小于1%.程控濾波模塊由MAX297低通濾波、TLC1068高通濾波及橢圓低通濾波器構(gòu)成，濾波模式用模擬開關(guān)選擇。本系統(tǒng)程控調(diào)整有源濾波的-3dB截止頻率，使其在1~30kHz范圍內(nèi)可調(diào)，誤差小于1.5%.此外，采用有效值采樣芯片AD637及12位并行A/D轉(zhuǎn)換器MAX120實現(xiàn)了
  • 關(guān)鍵字： 單片機  FPGA  AD637  

AMD嵌入式Radeon GPU加速醫(yī)療成像效能

  • 　　AMD宣布其嵌入式 Radeon HD 7850 GPU 協(xié)助Analogic公司旗下 BK Ultrasound 醫(yī)用超音波產(chǎn)品的超音波系統(tǒng) bk3000 發(fā)揮卓越應(yīng)用效能。新款 BK Ultrasound 醫(yī)用超音波 bk3000 搭載AMD嵌入式 Radeon 繪圖技術(shù)，可望使成像及系統(tǒng)效能到全新境界。 　　AMD嵌入式 Radeon HD 7850 GPU 采用AMD屢屢獲獎的次世代繪圖核心(GCN)架構(gòu)為基礎(chǔ)，帶動各種嵌入式應(yīng)用在視覺與平行處理功能提升。除了超音波外， GPGPU 的其他應(yīng)
  • 關(guān)鍵字： AMD嵌  Radeon GPU  FPGA  

群聯(lián)砸3.8億 入股宇瞻

  • 　　儲存型快閃記憶體(NAND Flash)控制晶片大廠群聯(lián)(8299)昨(19)日宣布，參與記憶體模組廠宇瞻私募，將以每股25.38元、總金額3億8,070萬元，取得宇瞻9.9%股權(quán)，成為宇瞻最大法人股東，雙方將攜手沖刺工控應(yīng)用固態(tài)硬碟(SSD)市場。 　　群聯(lián)昨股價上漲2.5元，收在214.5元;宇瞻下跌0.25元，以31.4元作收。 　　群聯(lián)斥資約3.8億元，取得宇瞻9.9%股權(quán)，成為最大法人股東。圖為群聯(lián)董事長潘健成。 本報系資料庫 　　分享 　　上述私募價格是采依過去30個交易日均價31
  • 關(guān)鍵字： 群聯(lián)  宇瞻  NAND Flash  

美高森美宣布成功完成9項NIST加密算法驗證程序認證

  • 　　致力于在電源、安全、可靠和性能方面提供差異化半導體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布完成9項全新的美國國家標準與技術(shù)研究所(National Institute of Standards and Technology, NIST)加密算法驗證程序(CAVP)認證。 　　美高森美SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA通過的認證項目包括NIST “Suite B”中的AES加密/解
  • 關(guān)鍵字： 美高森美  NIST  FPGA  

半導體事業(yè)關(guān)鍵時刻 救了三星的面子與里子

  • 　　三星電子(Samsung Electronics)日前發(fā)布2014年第4季暫定財報，營收止跌回升為52兆韓元(約478.8億美元)，其中半導體事業(yè)暨裝置解決方案(DS)事業(yè)部貢獻達一半以上，可說是最大功臣。 　　據(jù)韓媒ChosunBiz報導，三星電子在1月8日發(fā)布2014年第4季暫定財報，業(yè)績終于跌回升，營收為52兆韓元，營業(yè)利益達5.2兆韓元。 　　韓國KDB大宇證券推估，三星電子DS部門第4季貢獻營業(yè)利益約2.9兆韓元，比IT暨移動通訊(IM)事業(yè)部高出1兆韓元左右。第3季DS部門營業(yè)利益(2
  • 關(guān)鍵字： 蘋果  DRAM  NAND Flash  

基于FPGA的圖像傳感器驅(qū)動設(shè)計

  • 　　汽車在給人們生活帶來便利的同時也帶來了交通事故。其中超速行駛是造成交通事故的重要隱患之一。據(jù)研究表明，目前針對車輛超速行駛情況的道路抓拍系統(tǒng)中所使用的圖像傳感器大多為小面陣器件，普遍為100萬～200萬像素,從而導致抓拍圖像的像素比較低、能夠同時抓拍的車道數(shù)較少等等問題。面對這一系列問題，大面陣的圖像傳感器便逐漸成了人們關(guān)注的熱點。在設(shè)計過程中，分析了具有500萬像素的CMOS圖像傳感器MT9P401的工作模式,選用QuartusⅡ做為開發(fā)工具，使用Verilog HDL語言對驅(qū)動電路設(shè)計方案進行了硬
  • 關(guān)鍵字： FPGA  圖像傳感器  

基于FPGA的雙圖像傳感器設(shè)計方案

  • 　　當人們考慮有兩個圖像傳感器的應(yīng)用時，首先很可能想到的是一個三維攝相機。不過，也有許多設(shè)計可以通過使用來自兩個圖像傳感器的數(shù)據(jù)進行改善;一個例子是汽車司機錄像機(CDR)的黑盒子，這通常是安裝在后視鏡附近，擁有兩個攝像機(圖1)。一個攝像機朝向擋風玻璃，而另一個攝像機指向司機。在本地的存儲器芯片中存儲攝像機的視頻，如果有意外事故或疑問，可以進行檢索。 　　基于FPGA的雙圖像傳感器設(shè)計方案.pdf
  • 關(guān)鍵字： FPGA  圖像傳感器  

【從零開始走進FPGA】隨心所欲——DIY 系統(tǒng)板

  • 　　就算你代碼再怎么牛逼，硬件描述語言再怎么熟練，沒有認知FPGA的工作原理，一切都是浮云。因此，在真正開始實戰(zhàn)演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設(shè)，并通過DIY CPLD/FPGA系統(tǒng)板案例的分析講解，用淺顯易懂的語言，讓初學者深刻認識CPLD/FPGA的工作原理，能夠有一個更深刻的軟硬件思維。 　　一、Altium Designer 09 winter 軟件介紹 　　   　　Layout的軟件有很多，包括Altium Designer、P
  • 關(guān)鍵字： FPGA  CPLD  DIY   

零基礎(chǔ)學FPGA（八）手把手解析時序邏輯乘法器代碼

  • 　　上次看了一下關(guān)于乘法器的Verilog代碼，有幾個地方一直很迷惑，相信很多初學者看這段代碼一定跟我當初一樣，看得一頭霧水，在網(wǎng)上也有一些網(wǎng)友提問，說這段代碼不好理解，今天小墨同學就和大家一起來看一下這段代碼，我會親自在草稿紙上演算，盡量把過程寫的詳細些，讓更多的人了解乘法器的設(shè)計思路。 　　下面是一段16位乘法器的代碼，大家可以先瀏覽一下，之后我再做詳細解釋 　　module mux16( 　　clk,rst_n, 　　start,ain,bin,yout,done 　　); 　　inpu
  • 關(guān)鍵字： FPGA  Verilog  時序邏輯  

20個Nios Ⅱ的經(jīng)典設(shè)計，提供軟硬件架構(gòu)、流程、算法

  • 　　Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結(jié)構(gòu)、具有32位指令集的第二代片上可編程的軟核處理器, 其最大優(yōu)勢和特點是模塊化的硬件結(jié)構(gòu), 以及由此帶來的靈活性和可裁減性。本文基于Nios Ⅱ介紹20款經(jīng)典設(shè)計方案，供大家參考。 　　基于NiosⅡ的U盤安全控制器設(shè)計 　　本文針對U盤的安全隱患，分析目前較為常見的解決方法，利用SoPC技術(shù)，設(shè)計實現(xiàn)了一款基于NiosⅡ處理器的U盤安全控制器。該控制器位于PC機和U盤之間，通過對U盤進行扇區(qū)級的加解密操作，將普通U盤升級為安全U盤，保證U
  • 關(guān)鍵字： ALTERA  FPGA  SoPC  

基于NiosⅡ的直流電機PID調(diào)速控制系統(tǒng)設(shè)計與應(yīng)用方案

  • 　　引言 　　以往的直流電機調(diào)速系統(tǒng)通常采用單片機或DSP進行控制，而單片機需要使用大量的外圍電路，且系統(tǒng)的可升級性差，如更換控制器，往往要對整個軟硬件進行重新設(shè)計，可重用性不高。而采用DSP作為主要控制器，如果碰到處理多任務(wù)系統(tǒng)時，一片DSP不能勝任，這時就需要再擴展一片DSP或者FPGA芯片來輔助控制，從而實行雙芯片控制模式。但這樣做，既增加了兩個處理器之間同步和通信的負擔，又使系統(tǒng)實時性變壞，延長系統(tǒng)開發(fā)時間?；谝陨洗祟悊栴}，本文提出了采用Altera公司推出的NiosⅡ軟核來控制直流電機調(diào)速系
  • 關(guān)鍵字： PID  NiosⅡ  FPGA  
共6846條 145/457 |‹ « 143 144 145 146 147 148 149 150 151 152 » ›|

flash fpga介紹

您好，目前還沒有人創(chuàng)建詞條flash fpga!
歡迎您創(chuàng)建該詞條，闡述對flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473