首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dds+pll

dds+pll 文章 最新資訊

基于FPGA的PLL頻率合成器設(shè)計

  • 頻率合成技術(shù)是現(xiàn)代通信的重要組成部分，它是將一個高穩(wěn)定度和高準(zhǔn)確度的基準(zhǔn)頻率經(jīng)過四則運算，產(chǎn)生同樣穩(wěn)定度和準(zhǔn)確度的任意頻率。頻率合成器是電子系統(tǒng)的心臟，是影響電子系統(tǒng)性能的關(guān)鍵因素之一。本文結(jié)合F
  • 關(guān)鍵字： FPGA  PLL  頻率合成器    

基于CPLD的DDS正交信號源的設(shè)計

  • 1 引言
    由于傳統(tǒng)的多波形函數(shù)信號發(fā)生器需采用大量分離元件才能實現(xiàn)，且設(shè)計復(fù)雜，這里提出一種基于CPLD的多波形函數(shù)信號發(fā)生器。它采用CPLD作為函數(shù)信號發(fā)生器的處理器，以單片機和CPLD為核心，輔以必要的模擬
  • 關(guān)鍵字： CPLD  DDS  信號源    

基于低噪音單芯片高頻分頻器的PLL設(shè)計

  • VSAT是一種小衛(wèi)星通信系統(tǒng)，可為邊遠地區(qū)的家庭和商業(yè)用戶提供可靠的、具有成本效應(yīng)的寬帶數(shù)據(jù)和其它業(yè)務(wù)。VSAT采用一種小型天線來發(fā)送和接收衛(wèi)星信號，可為所有處于衛(wèi)星覆蓋區(qū)域內(nèi)的用戶提供高帶寬連接，無論用
  • 關(guān)鍵字： PLL  設(shè)計  高頻  單芯片  噪音  基于  

TLi選擇FineSim SPICE作為模擬IC設(shè)計的標(biāo)準(zhǔn)驗證工具

  • 　　芯片設(shè)計解決方案供應(yīng)商微捷碼(Magma®)設(shè)計自動化有限公司日前宣布，消費電子產(chǎn)品全球供應(yīng)商Technology Leaders & Innovators (TLi)公司已采用FineSim™ SPICE作為大型模擬IP設(shè)計的標(biāo)準(zhǔn)驗證工具。TLi是在對大量商用SPICE仿真產(chǎn)品進行徹底詳盡的評估，結(jié)果顯示具有線性多CPU功能的FineSim SPICE提供了較傳統(tǒng)多線程仿真器快上一個數(shù)量級的運行時間后才決定選用這款微捷碼軟件。 　　“我們設(shè)計著許多不同類型的
  • 關(guān)鍵字： Magma  FineSim  PLL  ADC/DAC  高速I/O  

基于DSP和DDS技術(shù)的氣體濃度檢測系統(tǒng)

  • 基于DSP和DDS技術(shù)的氣體濃度檢測系統(tǒng),引 言
    ADSP-BF531處理器是ADI公司Blackfin系列產(chǎn)品的成員，專為滿足當(dāng)今嵌入式音頻、視頻和通信應(yīng)用的計算要求和低功耗條件而設(shè)計的新型16位嵌入式處理器。它基于由ADI和Intel公司聯(lián)合開發(fā)的微信號架構(gòu)(Micro S
  • 關(guān)鍵字： 濃度  檢測系統(tǒng)  氣體  技術(shù)  DSP  DDS  基于  DSP  

一種基于DDS技術(shù)的電磁超聲激勵電源

  • 引 言
    電磁超聲是一種非接觸式的超聲檢測方法，不需要與被測對象有任何的物理接觸，不需要耦合劑，能夠應(yīng)用于被測對象處于高溫、高速、粗糙表面的檢測條件下。因為不接觸的特點，所以用來激勵電磁超聲換能器的
  • 關(guān)鍵字： 激勵  電源  超聲  電磁  DDS  技術(shù)  基于  耦合  電源  

基于DDS技術(shù)的動態(tài)偏振控制器驅(qū)動電路研究

  • 引 言
    偏振控制器是一種重要的光器件，在光纖通信和傳感領(lǐng)域都有著廣泛的應(yīng)用。在光纖通信系統(tǒng)中，準(zhǔn)確地控制光纖中的偏振態(tài)，關(guān)系著系統(tǒng)的穩(wěn)定性和數(shù)據(jù)傳輸?shù)恼`碼率。然而在消偏型光纖陀螺中，準(zhǔn)確測量光的偏振
  • 關(guān)鍵字： 驅(qū)動  電路  研究  控制器  動態(tài)  DDS  技術(shù)  基于  FPGA  

完全集成的PLL發(fā)送器ATA5749及其應(yīng)用

  • 概述
    ATA5749是一款集成了完整小數(shù)分頻器(fractional-N)的PLL射頻發(fā)送器IC，適用于輪胎氣壓計、遙控?zé)o鍵入口和被動式入口汽車應(yīng)用。ATA5749采用幅移鍵控(ASK)和閉環(huán)頻移鍵控(FSK)調(diào)制，僅使用13．000 0 MHz晶體
  • 關(guān)鍵字： 分頻  應(yīng)用  ATA5749  發(fā)送  集成  PLL  完全  

基于Verilog HDL的DDS設(shè)計與仿真

  • 直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesize，DDS)是繼直接頻率合成技術(shù)和鎖相式頻率合成技術(shù)之后的第三代頻率合成技術(shù)。它采用全數(shù)字技術(shù)，并從相位角度出發(fā)進行頻率合成。隨著微電子技術(shù)和數(shù)字集成電路的飛速
  • 關(guān)鍵字： Verilog  HDL  DDS  仿真    

一種帶有LAN接口的DDS正弦函數(shù)發(fā)生器設(shè)計

  • 本文基于LAN接口技術(shù)和DDS技術(shù)的優(yōu)點，設(shè)計了一臺函數(shù)發(fā)生器，通過本課題的研究和設(shè)計，得出了如下結(jié)論：本設(shè)計具有易組合、標(biāo)準(zhǔn)化、通用化、系統(tǒng)化的優(yōu)點，結(jié)構(gòu)簡單、構(gòu)建靈活。采用直接數(shù)字合成技術(shù)和單片機技術(shù)相結(jié)合設(shè)計了正弦信號發(fā)生器，可產(chǎn)生高精度、高穩(wěn)定度的正弦信號，適合對波形要求較高的場合使用。
  • 關(guān)鍵字： LAN  DDS  接口  發(fā)生器    

一種基于DDS和PLL技術(shù)本振源的設(shè)計與實現(xiàn)

  • 現(xiàn)代頻率合成技術(shù)正朝著高性能、小型化的方向發(fā)展，應(yīng)用最為廣泛的是直接數(shù)字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數(shù)字頻率合成器和鎖相環(huán)頻率合成器的基本原理，簡述用直接數(shù)字頻率合成器(AD9954)和鎖相環(huán)頻率合成器(ADF4112)所設(shè)計的本振源的實現(xiàn)方案，重點闡述了系統(tǒng)的硬件實現(xiàn)，包括系統(tǒng)原理、主要電路單元設(shè)計等，并且對系統(tǒng)的相位噪聲和雜散性能做了簡要分析，最后給出了系統(tǒng)測試結(jié)果。
  • 關(guān)鍵字： DDS  PLL    

IDT 推出 Versacloc 計時器件新產(chǎn)品系列

  • 　　致力于豐富數(shù)字媒體體驗、提供領(lǐng)先的混合信號半導(dǎo)體解決方案供應(yīng)商 IDT® 公司(Integrated Device Technology, Inc.)推出其 VersaClock™ 計時器件的最新產(chǎn)品系列。VersaClock III 器件是專為高性能消費、電信、網(wǎng)絡(luò)和數(shù)據(jù)通信應(yīng)用設(shè)計的可編程時鐘發(fā)生器，可以更經(jīng)濟有效地在多個晶體和振蕩器之間進行選擇。這些可編程計時解決方案對節(jié)省占板空間和保持功效非常關(guān)鍵，因其體積可能不允許全定制解決方案。多個具有各種不同需求的系統(tǒng)能夠整合成更少的
  • 關(guān)鍵字： IDT  VersaClock  可編程時鐘發(fā)生器  PLL  

基于DDS技術(shù)的BPSK信號生成

  • 0 引言直接數(shù)字式頻率合成器(Direct Digitalfrequency Synthesizer，DDS)是從相位概念出發(fā)，直接合成所需波形的頻率合成技術(shù)。VHDL是IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，可描述硬件電路的功能、信號連接關(guān)系及定時關(guān)系，在
  • 關(guān)鍵字： BPSK  DDS  信號    

DDS信號源的FPGA實現(xiàn)

  • 1 引言
    目前直接數(shù)字頻率合成DDS專用器件大多采用先進特定工藝技術(shù)，并具有高性能，多功能，且其內(nèi)部數(shù)字信號抖動?。敵鲂盘柕馁|(zhì)量高等特點，諸如Qualcomm公司的Q2230、Q2334，Analog Device公司的AD9955、AD
  • 關(guān)鍵字： FPGA  DDS  信號源    
共391條 21/27 |‹ « 18 19 20 21 22 23 24 25 26 27 »

dds+pll介紹

您好，目前還沒有人創(chuàng)建詞條dds+pll!
歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473