首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> cpld-pci接口

FPGA硬件電路的調(diào)試

基于CPLD的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

  • 摘要：隨著數(shù)字化生活的到來(lái)，數(shù)據(jù)采集系統(tǒng)在日常生活中的應(yīng)用越來(lái)越顯著。模擬信號(hào)和數(shù)字信號(hào)之間的轉(zhuǎn)換已成為計(jì)算機(jī)控制系統(tǒng)中不可缺少的環(huán)節(jié)。較傳統(tǒng)數(shù)據(jù)采集系統(tǒng)，以可編程邏輯器件實(shí)現(xiàn)的數(shù)據(jù)采集系統(tǒng)具有時(shí)鐘頻
  • 關(guān)鍵字： CPLD  多路數(shù)據(jù)采集  系統(tǒng)    

一種基于CPLD的QDPSK調(diào)制解調(diào)電路設(shè)計(jì)

  • 為了在CDMA系統(tǒng)中更好地應(yīng)用QDPSK數(shù)字調(diào)制方式，在分析四相相對(duì)移相(QDPSK)信號(hào)調(diào)制解調(diào)原理的基礎(chǔ)上，設(shè)計(jì)了一種QDPSK調(diào)制解調(diào)電路，它包括串并轉(zhuǎn)換、差分編碼、四相載波產(chǎn)生和選相、相干解調(diào)、差分譯碼和并串轉(zhuǎn)換電路。在MAX+PLUS II軟件平臺(tái)上，進(jìn)行了編譯和波形仿真。綜合后下載到復(fù)雜可編程邏輯器件EPM7128SLC84-15中，測(cè)試結(jié)果表明，調(diào)制電路能正確選相，解調(diào)電路輸出數(shù)據(jù)與QDPSK調(diào)制輸入數(shù)據(jù)完全一致，達(dá)到了預(yù)期的設(shè)計(jì)要求。
  • 關(guān)鍵字： cpld  

基于CPLD的高分辨率AD轉(zhuǎn)換電路設(shè)計(jì)

  • 本次設(shè)計(jì)應(yīng)用V /F轉(zhuǎn)換器實(shí)現(xiàn)高分辨率AD轉(zhuǎn)換，具有較高的滿刻度頻率響應(yīng)、低功耗和較低的非線性度等特點(diǎn)，廣泛應(yīng)用于儀器儀表對(duì)溫度的控制中，滿足對(duì)設(shè)定溫度控制穩(wěn)定性的要求。在系統(tǒng)設(shè)計(jì)中采用CPLD實(shí)現(xiàn)頻率計(jì)數(shù)功能，是數(shù)字系統(tǒng)精確測(cè)量頻率一種方法:在采樣時(shí)間內(nèi)同時(shí)對(duì)標(biāo)準(zhǔn)頻率信號(hào)和被測(cè)頻率信號(hào)計(jì)數(shù)。采樣完成后，把二者的計(jì)數(shù)值相比，再乘以標(biāo)準(zhǔn)頻率就可以得到被測(cè)頻率的精確值。
  • 關(guān)鍵字： CPLD  AD轉(zhuǎn)換  高分辨率  電路設(shè)計(jì)    

基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

  • 基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì),1 引言　　數(shù)據(jù)采集系統(tǒng)是通信與信息技術(shù)領(lǐng)域中重要的功能模塊，應(yīng)用廣泛。而傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)大多以單片機(jī)或中規(guī)模數(shù)字電路為核心，其模數(shù)轉(zhuǎn)換器(A／D轉(zhuǎn)換器)采樣速率較低。顯然傳統(tǒng)數(shù)據(jù)采集系統(tǒng)不能完全滿足高速
  • 關(guān)鍵字： DSP  數(shù)據(jù)  采集  CPLD  USB  

DSP和CPLD的空間瞬態(tài)光輻射信號(hào)實(shí)時(shí)探測(cè)研究

  • 摘要：探測(cè)系統(tǒng)對(duì)輸入的空間瞬態(tài)光輻射信號(hào)進(jìn)行實(shí)時(shí)識(shí)別處理，反演估算出空間瞬態(tài)信號(hào)能量大小并報(bào)告發(fā)生時(shí)刻。采用dsp+cpld的數(shù)字處理方案，利用dsp的高速數(shù)字信號(hào)處理特性及cold的復(fù)雜邏輯可編程特性，可實(shí)現(xiàn)對(duì)
  • 關(guān)鍵字： CPLD  DSP  空間瞬態(tài)  光輻射    

基于DSP 的高速信號(hào)采集系統(tǒng)設(shè)計(jì)

  • 基于DSP 的高速信號(hào)采集系統(tǒng)設(shè)計(jì), 1 引言

    數(shù)據(jù)采集技術(shù)是一項(xiàng)基本的實(shí)用性技術(shù),已被廣泛地應(yīng)用于測(cè)量、檢測(cè)、控制、診斷等各個(gè)領(lǐng)域。隨著電子技術(shù), 計(jì)算機(jī)技術(shù)和通信技術(shù)的迅猛發(fā)展, 國(guó)內(nèi)外用數(shù)字信號(hào)處理的辦法檢測(cè), 采集, 分析, 處理各種數(shù)據(jù)
  • 關(guān)鍵字： DSP  信號(hào)  采集  CPLD  

在嵌入式設(shè)計(jì)中降低CPLD的功耗

  • 在嵌入式設(shè)計(jì)中降低CPLD的功耗,從事便攜式或手持產(chǎn)品設(shè)計(jì)的工程師都明白對(duì)于如今的設(shè)計(jì)，最大限度地降低功耗是必不可少的要求。但是，只有經(jīng)驗(yàn)豐富的工程師理解盡可能地延長(zhǎng)系統(tǒng)的電池壽命的那些微妙但又重要的細(xì)節(jié)。本文中我們將重點(diǎn)放在這些經(jīng)驗(yàn)
  • 關(guān)鍵字： 功耗  CPLD  降低  設(shè)計(jì)  嵌入式  

CPLD應(yīng)用于嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信

  • CPLD應(yīng)用于嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信,1.引言可編程邏輯器件PLD（Programmable logic Device）就是由用戶進(jìn)行編程實(shí)現(xiàn)所需邏輯功能的數(shù)字專用集成電路ASIC?？删幊踢壿嬈骷诂F(xiàn)代電子工程設(shè)計(jì)中得到了廣泛應(yīng)用。它是在PAL，GAL等邏輯器件的基礎(chǔ)上發(fā)展起來(lái)
  • 關(guān)鍵字： 總線  網(wǎng)絡(luò)通信  CAN  系統(tǒng)  應(yīng)用  嵌入式  CPLD  

基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  • 基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),介紹一種基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)，并詳細(xì)闡述了系統(tǒng)的結(jié)構(gòu)和軟硬件的實(shí)現(xiàn)方案。
    　　關(guān)鍵詞：高速數(shù)據(jù)采集；CPLD；嵌入式系統(tǒng)Design and Implementation of Highspeed Data Sampling System Ba s
  • 關(guān)鍵字： 系統(tǒng)  設(shè)計(jì)  實(shí)現(xiàn)  數(shù)據(jù)采集  高速  嵌入式  基于  CPLD  

基于CPLD的可編程寬頻高精度CCD信號(hào)發(fā)生器設(shè)計(jì)

  • 本文設(shè)計(jì)了一種基于CPLD的可編程高精度CCD信號(hào)發(fā)生器。充分利用CPLD的可編程性．模擬出滿足系統(tǒng)要求的CD信號(hào)，輸出信號(hào)頻率達(dá)到1IMHZ。
  • 關(guān)鍵字： CPLD  CCD  可編程  高精度    

利用CPLD解決便攜式產(chǎn)品設(shè)計(jì)的挑戰(zhàn)

  • 移動(dòng)電話、便攜式媒體播放器、掌上游戲機(jī)和數(shù)碼相機(jī)等便攜式產(chǎn)品的激增，使得系統(tǒng)設(shè)計(jì)人員承受著越來(lái)越大的壓力。他們必須不停地開發(fā)提供擁有新特性和功能的產(chǎn)品，并盡量縮短產(chǎn)品的上市時(shí)間。那么，CPLD可微為便攜設(shè)
  • 關(guān)鍵字： 產(chǎn)品設(shè)計(jì)  挑戰(zhàn)  便攜式  解決  CPLD  利用  

基于CPLD的發(fā)射激光多頻率同步調(diào)制器

  • 摘要：本文根據(jù)發(fā)射激光信號(hào)的要求,采用CPLD產(chǎn)生了頻率及占空比可調(diào)的激光調(diào)制信號(hào),利用視頻同步分離器LM1881實(shí)現(xiàn)了激光調(diào)制信號(hào)與視頻輸入信號(hào)的同步,保證了激光光束多參數(shù)測(cè)量中測(cè)量設(shè)備的同步工作,在實(shí)際應(yīng)用中取
  • 關(guān)鍵字： CPLD  發(fā)射  調(diào)制器  激光    

基于CPLD的矩陣鍵盤掃描模塊設(shè)計(jì)

  • 為了在不增加CPU工作負(fù)擔(dān)的前提下，實(shí)現(xiàn)標(biāo)準(zhǔn)鍵盤和矩陣鍵盤雙鍵盤同時(shí)工作，提出了一種基于復(fù)雜可編邏輯器件(CPLD)的矩陣鍵盤掃描方案，實(shí)現(xiàn)了在矩陣鍵盤狀態(tài)控制下CPLD自動(dòng)完成鍵盤掃描、編碼、輸出的功能，CPU通過(guò)定時(shí)器中斷服務(wù)程序定時(shí)查詢矩陣鍵盤狀態(tài)，并將按鍵值直接送入鍵盤緩沖區(qū)，供其他程序使用。給出了CPLD部分模塊的VHDL語(yǔ)言實(shí)現(xiàn)和仿真波形。在矩陣鍵盤的掃描、編碼、輸出完全不需CPU控制的前提下，實(shí)現(xiàn)標(biāo)準(zhǔn)鍵盤和矩陣鍵盤雙鍵盤同時(shí)使用。
  • 關(guān)鍵字： CPLD  矩陣  鍵盤掃描  模塊設(shè)計(jì)    
共788條 33/53 |‹ « 31 32 33 34 35 36 37 38 39 40 » ›|

cpld-pci接口介紹

您好，目前還沒(méi)有人創(chuàng)建詞條cpld-pci接口!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld-pci接口的理解，并與今后在此搜索cpld-pci接口的朋友們分享。    創(chuàng)建詞條

熱門主題

CPLD-PCI接口    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473