基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設計,1 引言 數(shù)據(jù)采集系統(tǒng)是通信與信息技術(shù)領(lǐng)域中重要的功能模塊,應用廣泛。而傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)大多以單片機或中規(guī)模數(shù)字電路為核心,其模數(shù)轉(zhuǎn)換器(A/D轉(zhuǎn)換器)采樣速率較低。顯然傳統(tǒng)數(shù)據(jù)采集系統(tǒng)不能完全滿足高速
關(guān)鍵字:
DSP 數(shù)據(jù) 采集 CPLD USB
摘要:探測系統(tǒng)對輸入的空間瞬態(tài)光輻射信號進行實時識別處理,反演估算出空間瞬態(tài)信號能量大小并報告發(fā)生時刻。采用dsp+cpld的數(shù)字處理方案,利用dsp的高速數(shù)字信號處理特性及cold的復雜邏輯可編程特性,可實現(xiàn)對
關(guān)鍵字:
CPLD DSP 空間瞬態(tài) 光輻射
基于DSP 的高速信號采集系統(tǒng)設計, 1 引言 數(shù)據(jù)采集技術(shù)是一項基本的實用性技術(shù),已被廣泛地應用于測量、檢測、控制、診斷等各個領(lǐng)域。隨著電子技術(shù), 計算機技術(shù)和通信技術(shù)的迅猛發(fā)展, 國內(nèi)外用數(shù)字信號處理的辦法檢測, 采集, 分析, 處理各種數(shù)據(jù)
關(guān)鍵字:
DSP 信號 采集 CPLD
在嵌入式設計中降低CPLD的功耗,從事便攜式或手持產(chǎn)品設計的工程師都明白對于如今的設計,最大限度地降低功耗是必不可少的要求。但是,只有經(jīng)驗豐富的工程師理解盡可能地延長系統(tǒng)的電池壽命的那些微妙但又重要的細節(jié)。本文中我們將重點放在這些經(jīng)驗
關(guān)鍵字:
功耗 CPLD 降低 設計 嵌入式
CPLD應用于嵌入式系統(tǒng)與CAN總線網(wǎng)絡通信,1.引言可編程邏輯器件PLD(Programmable logic Device)就是由用戶進行編程實現(xiàn)所需邏輯功能的數(shù)字專用集成電路ASIC。可編程邏輯器件在現(xiàn)代電子工程設計中得到了廣泛應用。它是在PAL,GAL等邏輯器件的基礎(chǔ)上發(fā)展起來
關(guān)鍵字:
總線 網(wǎng)絡通信 CAN 系統(tǒng) 應用 嵌入式 CPLD
基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn),介紹一種基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng),并詳細闡述了系統(tǒng)的結(jié)構(gòu)和軟硬件的實現(xiàn)方案。 關(guān)鍵詞:高速數(shù)據(jù)采集;CPLD;嵌入式系統(tǒng)Design and Implementation of Highspeed Data Sampling System Ba s
關(guān)鍵字:
系統(tǒng) 設計 實現(xiàn) 數(shù)據(jù)采集 高速 嵌入式 基于 CPLD
本文設計了一種基于CPLD的可編程高精度CCD信號發(fā)生器。充分利用CPLD的可編程性.模擬出滿足系統(tǒng)要求的CD信號,輸出信號頻率達到1IMHZ。
關(guān)鍵字:
CPLD CCD 可編程 高精度
移動電話、便攜式媒體播放器、掌上游戲機和數(shù)碼相機等便攜式產(chǎn)品的激增,使得系統(tǒng)設計人員承受著越來越大的壓力。他們必須不停地開發(fā)提供擁有新特性和功能的產(chǎn)品,并盡量縮短產(chǎn)品的上市時間。那么,CPLD可微為便攜設
關(guān)鍵字:
產(chǎn)品設計 挑戰(zhàn) 便攜式 解決 CPLD 利用
摘要:本文根據(jù)發(fā)射激光信號的要求,采用CPLD產(chǎn)生了頻率及占空比可調(diào)的激光調(diào)制信號,利用視頻同步分離器LM1881實現(xiàn)了激光調(diào)制信號與視頻輸入信號的同步,保證了激光光束多參數(shù)測量中測量設備的同步工作,在實際應用中取
關(guān)鍵字:
CPLD 發(fā)射 調(diào)制器 激光
為了在不增加CPU工作負擔的前提下,實現(xiàn)標準鍵盤和矩陣鍵盤雙鍵盤同時工作,提出了一種基于復雜可編邏輯器件(CPLD)的矩陣鍵盤掃描方案,實現(xiàn)了在矩陣鍵盤狀態(tài)控制下CPLD自動完成鍵盤掃描、編碼、輸出的功能,CPU通過定時器中斷服務程序定時查詢矩陣鍵盤狀態(tài),并將按鍵值直接送入鍵盤緩沖區(qū),供其他程序使用。給出了CPLD部分模塊的VHDL語言實現(xiàn)和仿真波形。在矩陣鍵盤的掃描、編碼、輸出完全不需CPU控制的前提下,實現(xiàn)標準鍵盤和矩陣鍵盤雙鍵盤同時使用。
關(guān)鍵字:
CPLD 矩陣 鍵盤掃描 模塊設計
擴展其最受歡迎的CPLD產(chǎn)品的供應,Altera公司今天宣布推出MAX? V器件系列。與競爭CPLD相比,MAX V系列總功耗降低了一半,同時保持了最初MAX系列獨特的瞬時接通、單芯片和非易失特性。
新的MAX V CPLD密度范圍在40到2,210個邏輯單元(LE)之間,具有低功耗和高性能特性,非常適合各類市場領(lǐng)域中的通用和便攜式設計,包括,固網(wǎng)、無線、消費類、計算機/存儲、汽車電子和廣播等。
關(guān)鍵字:
Altera CPLD
基于ARM和μC/OS-Ⅱ的在線磷酸根離子監(jiān)測儀設計,摘要:基于火電廠磷酸根離子在線測量的精度和穩(wěn)定性需要,該磷酸根離子監(jiān)測儀是依據(jù)磷釩鉬黃分光光度法原理,采用高性能的ARM微控制器和穩(wěn)定可靠的mu;C/OS-Ⅱ操作系統(tǒng)來完成在線式磷酸根離子檢測儀管理控制系統(tǒng)的要
關(guān)鍵字:
ARM AC-DC 電源 USB CPLD 放大器
本文在硬件電路設計上采用DSP 芯片和外圍電路構(gòu)成速度捕獲電路,電機驅(qū)動控制器采用微控制芯片和外圍電路構(gòu)成了電流采樣、過流保護、壓力調(diào)節(jié)等電路,利用CPLD實現(xiàn)無刷直流電機的轉(zhuǎn)子位置信號的邏輯換相。在軟件設計上
關(guān)鍵字:
CPLD DSP 芯片 剎車
用CPLD實現(xiàn)嵌入式平臺上的實時圖像增強, 提出了在嵌入式平臺上用CPLD實現(xiàn)實時圖像增強算法的解決方案,并加以實現(xiàn)#65377;重點討論了經(jīng)過改進的圖像增強算法以及使用CPLD實現(xiàn)的具體方法,介紹了所采用的嵌入式平臺的總體結(jié)構(gòu)#65377; 通常,在擁有DSP或
關(guān)鍵字:
DSP CPLD FPGA
cpld-jtag接口介紹
您好,目前還沒有人創(chuàng)建詞條cpld-jtag接口!
歡迎您創(chuàng)建該詞條,闡述對cpld-jtag接口的理解,并與今后在此搜索cpld-jtag接口的朋友們分享。
創(chuàng)建詞條