cpld-jtag接口文章進(jìn)入cpld-jtag接口技術(shù)社區(qū)

基于CPLD的光伏逆變器鎖相及保護(hù)電路設(shè)計(jì)

　　0 引言　　在光伏并網(wǎng)系統(tǒng)的逆變器電路中，對(duì)電網(wǎng)電壓的鎖相是一項(xiàng)關(guān)鍵技術(shù)。由于電力系統(tǒng)在工作時(shí)會(huì)產(chǎn)生較大的電磁干擾，因此，其簡(jiǎn)單的鎖相方法很容易受到干擾而失鎖，從而導(dǎo)致系統(tǒng)無(wú)法正常運(yùn)行。在這種情況下，設(shè)計(jì)采用對(duì)電網(wǎng)電壓進(jìn)行過(guò)零檢測(cè)后再將信號(hào)送人CPLD，然后由CPLD實(shí)現(xiàn)對(duì)電網(wǎng)電壓進(jìn)行數(shù)字鎖相的方法，可以有效地防止相位因干擾而發(fā)生抖動(dòng)或者失鎖的現(xiàn)象，保證系統(tǒng)的正常運(yùn)行。另外，本系統(tǒng)還使用CPLD對(duì)DSP產(chǎn)生的PWM波控制信號(hào)和系統(tǒng)運(yùn)行時(shí)的各項(xiàng)參數(shù)進(jìn)行監(jiān)控，一旦發(fā)現(xiàn)異常，立即使系統(tǒng)停機(jī)，并通知DSP
關(guān)鍵字：濾波器 CPLD 光伏逆變器

基于DSP+CPLD的伺服控制卡的設(shè)計(jì)

　　0 引言　　隨著先進(jìn)制造技術(shù)的迅速發(fā)展，對(duì)運(yùn)動(dòng)控制的精度要求也越來(lái)越高，而運(yùn)動(dòng)伺服控制系統(tǒng)的性能很大程度上取決于伺服控制算法，通過(guò)運(yùn)動(dòng)控制與智能控制的融合，從改進(jìn)傳統(tǒng)的PID控制，到現(xiàn)代的最優(yōu)控制、自適應(yīng)控制、智能控制技術(shù)，應(yīng)用先進(jìn)的智能控制策略達(dá)到高質(zhì)量的運(yùn)動(dòng)控制效果，已經(jīng)成為當(dāng)前研究的一個(gè)熱點(diǎn)。　　由于運(yùn)動(dòng)伺服控制系統(tǒng)中存在負(fù)載模型參數(shù)的變化，機(jī)械摩擦、電機(jī)飽和等非線性因素，造成受控對(duì)象的非線性和模型不確定性，使得需要依靠精確的數(shù)學(xué)模型，系統(tǒng)模型參數(shù)的常規(guī)PID控制很難獲得超高精度、快響
關(guān)鍵字： DSP CPLD

基于CPLD的編碼器解碼接口、PWM輸出方案及其在運(yùn)動(dòng)控制卡和伺服驅(qū)動(dòng)器中的應(yīng)用

　　引言　　在數(shù)控機(jī)床或其他數(shù)控設(shè)備中，往往都會(huì)用到光柵尺或編碼器等位置傳感部件，用以來(lái)測(cè)量機(jī)械運(yùn)動(dòng)部件的實(shí)際運(yùn)動(dòng)位置及速度信息。那么光柵尺或編碼器測(cè)量到的數(shù)值，就需要專門(mén)的接收部件來(lái)處理。一般的編碼器輸出的信號(hào)是AB(或ABZ)相正交編碼信號(hào)，之所以這樣編碼也是為了將方向信息加入碼流，同時(shí)也有利抗干擾等方面的處理。因此在接收這個(gè)信號(hào)時(shí)就需要專門(mén)的解碼接口電路，將所得的數(shù)據(jù)也就是實(shí)際運(yùn)動(dòng)位置/位置信息傳遞給處理單元，或通過(guò)總線(比如PCI)傳遞給數(shù)控設(shè)備的中央控制系統(tǒng)中，讓控制系統(tǒng)的軟硬件根據(jù)測(cè)來(lái)的實(shí)
關(guān)鍵字： PWM CPLD

基于AT89S52和CPLD的數(shù)字轉(zhuǎn)速表設(shè)計(jì)

　　介紹了以89S52單片機(jī)和復(fù)雜可編程邏輯器件(CPLD)為核心的數(shù)字轉(zhuǎn)速表的設(shè)計(jì)。采用CPLD來(lái)實(shí)現(xiàn)轉(zhuǎn)速、周期、脈寬和占空比的測(cè)量計(jì)數(shù)，單片機(jī)完成測(cè)試控制、數(shù)據(jù)處理和顯示輸出。同時(shí)，運(yùn)用等精度的設(shè)計(jì)方法，克服了基于傳統(tǒng)測(cè)速原理轉(zhuǎn)速表的測(cè)量精度隨被測(cè)轉(zhuǎn)速的下降而降低的缺點(diǎn)。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的數(shù)字轉(zhuǎn)速表性能穩(wěn)定，測(cè)量精度高。　　基于單片機(jī)和CPLD的數(shù)字轉(zhuǎn)速表設(shè)計(jì)
關(guān)鍵字： AT89S52 CPLD

基于AT89S52和CPLD的自動(dòng)巡線輪式機(jī)器人控制系統(tǒng)

　　1 引言　　輪式移動(dòng)機(jī)器人是機(jī)器人研究領(lǐng)域的一項(xiàng)重要內(nèi)容.它集機(jī)械、電子、檢測(cè)技術(shù)與智能控制于一體。在各種移動(dòng)機(jī)構(gòu)中，輪式移動(dòng)機(jī)構(gòu)最為常見(jiàn)。輪式移動(dòng)機(jī)構(gòu)之所以得到廣泛的應(yīng)用。主要是因?yàn)槿菀卓刂破湟苿?dòng)速度和移動(dòng)方向。因此.有必要研制一套完整的輪式機(jī)器人系統(tǒng)。并進(jìn)行相應(yīng)的運(yùn)動(dòng)規(guī)劃和控制算法研究。筆者設(shè)計(jì)和開(kāi)發(fā)了基于5l型單片機(jī)的自動(dòng)巡線輪式機(jī)器人控制系統(tǒng)。　　2 控制系統(tǒng)總體設(shè)計(jì) 　　機(jī)器人控制系統(tǒng)由主控制電路模塊、存儲(chǔ)器模塊、光電檢測(cè)模塊、電機(jī)及舵機(jī)驅(qū)動(dòng)模塊等部分組成，控制系統(tǒng)的框圖如圖1所示
關(guān)鍵字： AT89S52 CPLD

FPGA是什么？

　　導(dǎo)讀：本文系統(tǒng)講解了FPGA是什么及其結(jié)構(gòu)、原理、生產(chǎn)廠家等內(nèi)容，敬請(qǐng)閱讀～～一、FPGA是什么- -簡(jiǎn)介　　FPGA，是Field Programmable Gate Array的簡(jiǎn)稱，中文名稱為現(xiàn)場(chǎng)可編程門(mén)陣列，是一種可編程器件，是在PAL(可編程邏輯陣列)、GAL(通用陣列邏輯)、CPLD(復(fù)雜可編程邏輯器件)等傳統(tǒng)邏輯電路和門(mén)陣列的基礎(chǔ)上發(fā)展起來(lái)的一種半定制電路，主要應(yīng)用于ASIC(專用集成電路)領(lǐng)域，既解決了半定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。二、FP
關(guān)鍵字： FPGA CPLD FPGA是什么

基于CPLD技術(shù)的看門(mén)狗電路設(shè)計(jì)

　　隨著現(xiàn)代電子技術(shù)的發(fā)展，帶有各種微處理的現(xiàn)代電子設(shè)備已廣泛應(yīng)用于國(guó)民生產(chǎn)的各行各業(yè)中。但隨著設(shè)備功能越來(lái)越強(qiáng)大，程序結(jié)構(gòu)越來(lái)越復(fù)雜，指令代碼越來(lái)越長(zhǎng)，加之現(xiàn)場(chǎng)工作環(huán)境的干擾，設(shè)備失控，程序“走飛”，各功能模塊“死機(jī)”的概率也同樣成倍地增加。對(duì)此，常見(jiàn)的解決方法是在電路設(shè)計(jì)時(shí)放置一片硬件看門(mén)狗(Watchdog)電路，其目的是在系統(tǒng)“走死”后能強(qiáng)制系統(tǒng)復(fù)位并返回初始化程序。隨著CPLD器件被廣泛應(yīng)用于各種儀器、儀表設(shè)備的設(shè)計(jì)中，而且
關(guān)鍵字： CPLD 看門(mén)狗

基于CPLD的系統(tǒng)硬件看門(mén)狗設(shè)計(jì)

　　引言　　在以單片機(jī)、DSP等處理器為核心的數(shù)字系統(tǒng)中，看門(mén)狗是不可缺少的一部分，特別是在對(duì)可靠性要求極高的系統(tǒng)中，如箭上伺服控制器，由于箭體內(nèi)強(qiáng)弱電交叉使用，或者地面測(cè)試環(huán)境復(fù)雜多變，會(huì)產(chǎn)生諸多干擾和輻射。它們的沖擊會(huì)使CPU在執(zhí)行指令時(shí)的地址碼或操作碼發(fā)生變化，甚至將操作數(shù)作為操作碼執(zhí)行，導(dǎo)致程序跑飛。為使系統(tǒng)在規(guī)定時(shí)間內(nèi)重新正常工作，一種有效的措施是采用硬件看門(mén)狗技術(shù)。　　本設(shè)計(jì)的最初思路來(lái)源：實(shí)現(xiàn)高可靠性數(shù)字伺服控制器軟、硬件看門(mén)狗的雙冗余設(shè)計(jì)要求，目前缺少軍品級(jí)國(guó)產(chǎn)化硬件看門(mén)狗器件，在
關(guān)鍵字： CPLD DSP

基于SPCE061A和CPLD的電動(dòng)自行車(chē)充電系統(tǒng)研制

　　電動(dòng)車(chē)由于具有無(wú)廢氣污染、無(wú)噪音、輕便美觀等特點(diǎn)，受到眾多使用者的青睞。但使用中也暴露出它的局限性，那就是蓄電池的容量決定了它的使用范圍，而且存在充電時(shí)間長(zhǎng)的缺點(diǎn)。目前隨著電動(dòng)自行車(chē)的發(fā)展，急需解決的問(wèn)題就是如何實(shí)現(xiàn)快速靈活的充電。　　隨著電子技術(shù)、可編程邏輯器件(FPGA,CPLD)、EDA技術(shù)的飛速發(fā)展，基于硬件編程語(yǔ)言的自上而下(TOP-TO-DOWN)設(shè)計(jì)方法給數(shù)字系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)帶來(lái)了革命性變革，僅使用單片機(jī)來(lái)實(shí)現(xiàn)系統(tǒng)控制的傳統(tǒng)方法正在被越來(lái)越多的以MCU+FPGA/CPLD為核心的最新設(shè)
關(guān)鍵字： SPCE061A CPLD

數(shù)字電視機(jī)頂盒設(shè)計(jì)方案、技術(shù)文獻(xiàn)集錦

　　“數(shù)字電視機(jī)頂盒”，它是一種將數(shù)字電視信號(hào)轉(zhuǎn)換成模擬信號(hào)的變換設(shè)備，它對(duì)經(jīng)過(guò)數(shù)字化壓縮的圖像和聲音信號(hào)進(jìn)行解碼還原，產(chǎn)生模擬的視頻和聲音信號(hào)，通過(guò)電視顯示器和音響設(shè)備給觀眾提供高質(zhì)量的電視節(jié)目。它采用了兼容的辦法，在中國(guó)一直延續(xù)到現(xiàn)在。本文介紹了幾種數(shù)字電視機(jī)頂盒的設(shè)計(jì)和使用，供大家參考。　　數(shù)字電視機(jī)頂盒導(dǎo)航式操作系統(tǒng)設(shè)計(jì)方案　　本文對(duì)機(jī)頂盒各項(xiàng)業(yè)務(wù)和操作功能進(jìn)行模塊化細(xì)分歸類，借鑒目前主流消費(fèi)電子產(chǎn)品操作系統(tǒng)的模式，采用導(dǎo)航式操作系統(tǒng)，在主菜單上使用M×
關(guān)鍵字： SDRAM CPLD

有關(guān)FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE的使用技巧、技術(shù)文獻(xiàn)匯總

　　ISE是使用XILINX的FPGA的必備的設(shè)計(jì)工具。它可以完成FPGA開(kāi)發(fā)的全部流程，包括設(shè)計(jì)輸入、仿真、綜合、布局布線、生成BIT文件、配置以及在線調(diào)試等，功能非常強(qiáng)大。本文為您提供有關(guān)ISE的相關(guān)技術(shù)文獻(xiàn)，相信讀完之后一定會(huì)使您對(duì)ISE有一個(gè)更深刻的了解。　　FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE使用技巧之：ISE軟件簡(jiǎn)介　　ISE是集成綜合環(huán)境的縮寫(xiě)，它是Xillinx FPGA/CPLD的綜合性集成設(shè)計(jì)平臺(tái)，該平臺(tái)集成了設(shè)計(jì)、輸入、仿真、邏輯綜合、布局布線與實(shí)現(xiàn)、時(shí)序分板、芯片下載與配置、功率分析
關(guān)鍵字： Xillinx CPLD

CPLD對(duì)FPGA從并快速加載的解決方案

　　現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來(lái)越廣泛的使用。FPGA是基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)結(jié)構(gòu)的，斷電后程序丟失后的每次上電都需要重新加載程序。且隨著FPGA規(guī)模的升級(jí)，加載程序的容量也越來(lái)越大，如Xilinx公司的Spartan - 6系列中的6SLX150T，其加載容量最大可以達(dá)到4.125 MB. 　　1 FPGA常用配置方式　　FPGA的配置數(shù)據(jù)通常存放在系統(tǒng)中的存儲(chǔ)
關(guān)鍵字： CPLD FPGA modelsim

基于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng)

　　接觸式圖像傳感器CIS( CONTACT Image SENSOR )是繼CCD之后于20世紀(jì)90年代研究和開(kāi)發(fā)的一種新型光電耦合器件[1]。它將光電傳感陣列、LED光源陣列、柱狀透鏡陣列、移位寄存器和模擬開(kāi)關(guān)等集成在一個(gè)條狀方形盒內(nèi)，其工作原理與CCD較為相似，但與CCD相比，CIS具有體積小、價(jià)格低、結(jié)構(gòu)簡(jiǎn)單、安裝方便等優(yōu)點(diǎn)，目前在傳真機(jī)、掃描儀及條碼*器等領(lǐng)域可完全取代CCD圖像傳感器。　　本文介紹一種基于復(fù)雜可編程邏輯器件CPLD(Complex Programmable LOGIC DE
關(guān)鍵字： CPLD DSP 圖像傳感器

基于CPLD技術(shù)的CMOS圖像傳感器高速采集系統(tǒng)

　　在當(dāng)前圖像傳感器市場(chǎng)，CMOS傳感器以其低廉的價(jià)格得到越來(lái)越多消費(fèi)者的青睞。在目前的應(yīng)用中，多數(shù)采用軟件進(jìn)行數(shù)據(jù)的讀取，但是這樣無(wú)疑會(huì)浪費(fèi)指令周期，并且對(duì)于高速器件，采用軟件讀取在程序設(shè)計(jì)上、在時(shí)間配合上有一定的難度。因此，為了采集數(shù)據(jù)量大的圖像信號(hào)，本文設(shè)計(jì)一個(gè)以CPLD為核心的圖像采集系統(tǒng)，實(shí)現(xiàn)了對(duì)OV7110CMOS圖像傳感器的高速讀取，其讀取速率可達(dá)8 Mb/s。　　1、硬件電路方案　　圖1為基于CPLD的OV7110CMOS圖像傳感器的高速數(shù)據(jù)采集系統(tǒng)原理框圖，他主要由2個(gè)部分組成：
關(guān)鍵字： CPLD CMOS OV7110

【從零開(kāi)始走進(jìn)FPGA】隨心所欲——DIY 系統(tǒng)板

　　就算你代碼再怎么牛逼，硬件描述語(yǔ)言再怎么熟練，沒(méi)有認(rèn)知FPGA的工作原理，一切都是浮云。因此，在真正開(kāi)始實(shí)戰(zhàn)演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設(shè)，并通過(guò)DIY CPLD/FPGA系統(tǒng)板案例的分析講解，用淺顯易懂的語(yǔ)言，讓初學(xué)者深刻認(rèn)識(shí)CPLD/FPGA的工作原理，能夠有一個(gè)更深刻的軟硬件思維。　　一、Altium Designer 09 winter 軟件介紹　　　　Layout的軟件有很多，包括Altium Designer、P
關(guān)鍵字： FPGA CPLD DIY