首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> rs編譯碼

基于歐氏算法的RS硬件解碼方案的FPGA實(shí)現(xiàn)

  • 在通信系統(tǒng)中應(yīng)用廣泛。由于RS碼的譯碼復(fù)雜度高，數(shù)字運(yùn)算量大，常見的硬件及軟件譯碼方案大多不能滿足高速率的傳輸需求，一般適用于10Mbps以下。本文提出的歐氏算法和頻譜結(jié)構(gòu)分析相結(jié)合的RS硬件解碼方案，適用于FPGA單片實(shí)現(xiàn)，速率高、延遲小、通用性強(qiáng)、使用靈活。筆者在FPGA芯片上實(shí)現(xiàn)了GF（2 8）上符號(hào)速率為50Mbps的流式解碼方案，最大延時(shí)為640ns，參數(shù)可以根據(jù)需要靈活設(shè)置。
  • 關(guān)鍵字： RS編譯碼  差錯(cuò)控制編碼技術(shù)  FPGA  

基于FPGA的RS(255，239)編譯碼器

  • 摘要 RS(Reed—Solomon)編碼是一種具有較強(qiáng)糾錯(cuò)能力的多進(jìn)制BCH編碼，其既可糾正隨機(jī)錯(cuò)誤，又可糾正突發(fā)錯(cuò)誤。RS編譯碼器廣泛應(yīng)用于通信和存儲(chǔ)系統(tǒng)，為解決高速存儲(chǔ)器中數(shù)據(jù)可靠性的問題，文中提出了RS編碼的實(shí)
  • 關(guān)鍵字： RS編譯碼  伽羅華域  BM算法  Chien搜索  Forney算法  

基于FPGA的RS(255，239)編譯碼器設(shè)計(jì)及實(shí)現(xiàn)方法

  • RS(Reed—Solomon)編碼是一種具有較強(qiáng)糾錯(cuò)能力的多進(jìn)制BCH編碼，其既可糾正隨機(jī)錯(cuò)誤，又可糾正突發(fā)錯(cuò)誤。RS編譯碼器廣泛應(yīng)用于通信和存儲(chǔ)系統(tǒng)，為解決高速存儲(chǔ)器中數(shù)據(jù)可靠性的問題，文中提出了RS編碼的實(shí)現(xiàn)方
  • 關(guān)鍵字： RS編譯碼    FPGA    伽羅華域    BM算法    Chien搜索  
共3條 1/1 1

rs編譯碼介紹

您好，目前還沒有人創(chuàng)建詞條rs編譯碼!
歡迎您創(chuàng)建該詞條，闡述對(duì)rs編譯碼的理解，并與今后在此搜索rs編譯碼的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473