首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> astera

Astera Labs推出云規(guī)?；ゲ僮鲗嶒炇?實現(xiàn)大規(guī)模無縫部署CXL解決方案

  • 心部署CXL附加內存先進的專用連接解決方案公司Astera?Labs（Astera Labs）近日宣布，擴展其云規(guī)模互操作實驗室(Cloud-Scale Interop Lab)，支持Leo內存連接平臺(Leo Memory Connectivity Platform)與不斷成長的生態(tài)系統(tǒng)之間實現(xiàn)強大的互操作性測試，該生態(tài)系統(tǒng)包括領先CXL為基礎的CPU、內存模塊和操作系統(tǒng)。Astera Labs首席產品官Casey Morrison表示：“Compute Express Link?（CXL?）
  • 關鍵字： Astera Labs  云規(guī)?；ゲ僮鲗嶒炇?/a>  CXL  

Astera Labs面向CXL附加內存擴展和池化應用的Leo Memory Connectivity Platform進入預量產階段

  • 中國，北京 - 2022年9月1日-智能系統(tǒng)專用連接解決方案企業(yè)Astera Labs今日宣布已開始向客戶和戰(zhàn)略合作伙伴提供Leo Memory Connectivity Platform預量產樣品，平臺可支持Compute Express Link? (CXL?) 1.1和2.0，實現(xiàn)云服務器的安全性、可靠性以及高性能內存擴展和池化。在對Leo智能內存控制器 (Smart Memory Controllers)與業(yè)界先進的CPU/GPU平臺以及DRAM內存模塊在各種實際工作負載上成功進行端到端互操作性測
  • 關鍵字： Astera Labs  CXL  內存擴展  池化  

Astera Labs全新發(fā)布Aries PCIe 5.0和CXL?2.0 Smart Retimers助力解鎖下一代云連接

  • 智能系統(tǒng)連接解決方案先驅Astera Labs近日宣布，其面向PCI Express? (PCIe?) 5.0和Compute Express Link? (CXL?) 2.0的Aries Smart Retimers現(xiàn)已進入量產階段。率先上市的Aries Smart Retimer產品組合圓滿完成與關鍵行業(yè)合作伙伴之間嚴苛的互操作性測試，測試涵蓋各種PCIe 5.0處理器、FPGA、加速計算、GPU、網絡、存儲和交換機SoC，為在企業(yè)數(shù)據(jù)中心和云中的廣泛部署鋪平了道路。Astera Labs首席執(zhí)行官J
  • 關鍵字： Astera Labs  Aries PCIe 5.0  CXL?2.0 Smart Retimers  
共3條 1/1 1

astera介紹

您好，目前還沒有人創(chuàng)建詞條astera!
歡迎您創(chuàng)建該詞條，闡述對astera的理解，并與今后在此搜索astera的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473