首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 量子隧穿效應

量子隧穿效應 文章 最新資訊

芯片制程突破1nm后,這個發(fā)展方向很有前景

  • 眾所周知,芯片的工藝是越來越先進,臺積電的代工能力已經(jīng)到5nm了,而且直言不諱的表示3nm、2nm已經(jīng)在路上了。隨著集成電路的發(fā)展,計算機一直受到摩爾定律的支配,目前,芯片都是由硅為基礎,在上面刻蝕電路,但是,理論研究表明,當芯片制程達到1nm的時候,量子隧穿效應,就是電子不受控制,所以這是人們很擔心的問題,1nm后怎么辦?芯片上有無數(shù)個晶體管,他們是芯片的核心,也就說,目前的技術是要把晶體管做的越來越小,這樣,芯片上能容納的晶體管就很多,芯片的性能就隨之增加。而目前最小的是1 nm柵極長度的二硫
  • 關鍵字: 1nm  量子隧穿效應  
共1條 1/1 1

量子隧穿效應介紹

您好,目前還沒有人創(chuàng)建詞條量子隧穿效應!
歡迎您創(chuàng)建該詞條,闡述對量子隧穿效應的理解,并與今后在此搜索量子隧穿效應的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473